CONTROL AUTOMÁTICO

NOMBRES: ACUÑA EDISON

GALLO JHOSELYN
CHASI ANDRES

FECHA DE ENTREGA: 2018/05/04

TEMA: resta de funciones lógicas

CONTENIDO
1. Restador
Implícitamente, a la operación de la resta va ligada la necesidad de representación
de números positivos y negativos. En el caso del binario, el sistema de
representación más sencillo, a priori, es el módulo-signo.

En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del

minuendo para formar el bit de la diferencia. El préstamo ocurre cuando el bit del
minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la
siguiente posición significativa.

La resta se implementa mediante un sumador. El método consiste en llevar al

minuendo a una de las entradas y el sustraendo en complemento 2 a la otra
entrada.
xy|B D
00|0 0
01|1 1
10|0 1
11|0 0
Las funciones booleanas para las dos salidas del medio restador se derivan de
manera directa de la tabla de verdad:

D = x’y + xy’
B = x’y

Es interesante observar que la lógica para D es exactamente la misma que la

lógica para la salida S en el medio sumador.

El logigrama del restador es el siguiente:

2. Restador de 4 bits

Un restador es un circuito que realiza la operación de resta y por lo general realizan

esas operaciones aritméticas en código binario decimal o BCD (el binario decimal
codificado).Esto significa que podemos asignar cargas a los bits binarios de acuerdo
con su posición dentro de un circuito que en este caso sería de 4 " bits lo que quiere
decir que el código sería 8, 4, 2,1 (15).
Estas cargas serían representadas a través de leds integrados al circuito en donde
se desplegar el resultado de dichas conversiones en la resta.
Existen dos maneras de implementar el circuito:
1. Usando compuertas lógicas
2. Usando directamente el restador 7483

Ejercicio planteado
1. Enunciado

El objetivo principal de esta práctica es crear un circuito sumador y restador de dos

números, cada uno de ellos con 4 bits de entrada.

2. Tabla de verdad
 Y1 Y2 G

A B C D A B C G4 G3 G2 G1 G0
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 1 0 0 0 0 0
0 0 1 0 0 1 0 0 0 0 0 0
0 0 1 1 0 1 1 0 0 0 0 0
0 1 0 0 1 0 0 0 0 0 0 0
0 1 0 1 1 0 1 0 0 0 0 0
0 1 1 0 1 1 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0 0
1 0 0 1 0 0 1 1 0 0 0 0
1 0 1 0 0 1 0 1 0 0 0 0
1 0 1 1 0 1 1 1 0 0 0 0
1 1 0 0 1 0 0 1 0 0 0 0
1 1 0 1 1 0 1 1 0 0 0 0
1 1 1 0 1 1 0 0 1 0 0 0
1 1 1 1 1 1 1 0 1 0 0 0

3.- Mapas de Karnaugh

PARA G3

CD
AB 𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 𝐶𝐷̅
𝐴̅𝐵̅ 0 0 0 0
𝐴̅𝐵 0 0 0 0
AB 0 0 1 1
𝐴𝐵̅ 0 0 0 0

G3= ABC
PARA G4

CD
AB 𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 𝐶𝐷̅
𝐴̅𝐵̅ 0 0 0 0
𝐴̅𝐵 0 0 0 0
AB 1 1
𝐴𝐵̅ 1 1 1 1

G4= 𝐶̅ 𝐷
̅ 𝐴+𝐶̅ 𝐷𝐴 + 𝐴𝐵̅ 𝐶

FUNCION
F=𝐴𝐵𝐶 + 𝐴𝐶̅ 𝐷
̅ + 𝐴𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶

F= 𝐴𝐵𝐶 + 𝐴𝐶̅ ( 𝐷
̅ + 𝐷) + 𝐴𝐵̅ 𝐶

̅ + 𝑨𝑩
F= 𝑨𝑩𝑪 + 𝑨𝑪 ̅𝑪

4.- Implementación

A B C

ABC

̅
A𝑪

̅𝑪
A𝑩
5.-Anexos: Imagen 74LS83
Página web:
http://pdf1.alldatasheet.com/datasheet-pdf/view/5744/MOTOROLA/74LS83.html