CIRCUITOS DIGITALES II

UNIVERSIDAD NACIONAL MAYOR

DE SAN MARCOS

FIEE
CIRCUITOS DIGITALES II
“Contadores”

Filtro Digital Pasa-bajo

Profesor:
- Ing. Oscar Casimiro Pariasca

Integrantes:
- Soto Chang Raisa Michelle
Horario:
Miercoles de 2:00 a 5:00 p.m

-2017-

pág. 1
 CIRCUITOS DIGITALES II

Cuestionario:

1. Describir el modo de operación del CI 74LS90, CI 74LS93 , CI 74LS160, CI

74LS161 y del CI 74LS193.

CI 74LS90: Este circuito integrado es un contador BCD o contador de décadas de 4

bits, también puede ser usado como contador biquinario. Para que cumpla la función
de contador BCD, el input B debe conectarse a la salida QA (LSB) y el clock debe
aplicarse al input A. Para que funcione como contador biquinario el input A se
conecta al QD y el clock debe aplicarse al input B. Ya que este contador cuenta con 4
entradas de reset se debe tener en cuenta para habilitar la función de conteo la
siguiente tabla:

ENTRADAS de RESET SALIDAS

R0(1) R0(2) R9(1) R9(2) QD QC QB QA
1 1 0 x 0 0 0 0
1 1 x 0 0 0 0 0
x x 1 1 1 0 0 1
x 0 x 0 CONTEO
0 x 0 x CONTEO
0 x x 0 CONTEO
x 0 0 x CONTEO

Diagrama del 74LS90

pág. 2
 CIRCUITOS DIGITALES II

CI 74LS93: Este circuito integrado es un contador binario natural de 4 bits. Para

que cumpla la función de contador binario natural, la entrada B debe conectarse a la
salida QA (LSB) y el clock debe aplicarse a la entrada A. Ya que este contador cuenta
con 2 entradas de reset se debe tener en cuenta para habilitar la función de conteo la
siguiente tabla:

ENTRADAS de RESET SALIDAS

R1 R2 QD QC QB QA
1 1 0 0 0 0
1 1 0 0 0 0
0 x CONTEO
x 0 CONTEO

Diagrama del 74LS93

CI 74LS160: Este integrado es un contador BCD síncrono de 4 bits con carga

paralela y despeje asíncrono. Las entradas P0, P1, P2 y P3 son las entradas paralelas,
éstas se activan cuando las entradas CET, CEP y se encuentra en bajo en
alto, de este modo se puede realizar la carga paralela. Para realizar el conteo se
debe colocar CET, CEP, y en alto. Las salida TC se activa al llegar al
máximo estado (1001) y se desactiva al pasar al siguiente estado (0000). La entrada
se activa en bajo; resetea las salidas.

Diagrama del 74LS160

pág. 3
 CIRCUITOS DIGITALES II

CI 74LS161: Este integrado es un contador binario natural síncrono de 4 bits con

carga paralela y despeje asíncrono. Las entradas P0, P1, P2 y P3 son las entradas
paralelas, éstas se activan cuando las entradas CET, CEP y se encuentra en bajo
en alto, de este modo se puede realizar la carga paralela. Para realizar el
conteo se debe colocar CET, CEP y , en alto. Las salida TC se activa al llegar
al máximo estado (1001) y se desactiva al pasar al siguiente estado (0000). La
entrada se activa en bajo; resetea las salidas.

Diagrama del 74LS161

CI 74LS193: Este integrado es un contador binario natural UP/DOWN de 4 bits

con carga paralela. Para realizar la carga paralela se debe conectar los pines PL y
MR a tierra. Para realizar un conteo se debe colocar el clock en UP (para conteo
ascendente) o en DN (para conteo descendente), también MR a tierra y PL a Vcc.
La salida TCU (CARRY) nos proporciona un flanco de subida al pasar del máximo
estado al siguiente estado (el mínimo) cuando usamos el clock en UP (conteo
ascendente). La salida TCD (BORROW) nos proporciona un flanco de subida al
pasar del mínimo estado al siguiente estado (el máximo) cuando usamos el clock en
DN (conteo descendente).

Diagrama del 74LS193

pág. 4
 CIRCUITOS DIGITALES II

2. Diseñar un contador de módulo 6 con el CI 74LS90. Determinar la relación que

hay entre las frecuencias de las señales en las salidas de los flip-flop con la
frecuencia de la señal de reloj.

Primero debemos conectar el pin CKB a la salida Q0 para que el CI 74LS90

funcione como contador de décadas. Luego conectamos las entradas R9(1) y R9(2)
a tierra. Después conectamos la salida Q1 a R0(1) y la salida Q2 a R0(2); éstas
salidas habilitan el conteo hasta que llega al estado 110 donde Q1 y Q2 se
encuentran en alto. Cuando Q1=Q2=1 se habilita el reset en las salidas, ya que
R0(1)=R0(2)=1.

La relación entre las frecuencias en las salidas con respecto a la señal de reloj es la
siguiente:
Para Q0:

Para Q1:

Para Q2:

Contador ascendente módulo 6

pág. 5
 CIRCUITOS DIGITALES II

Salidas del contador ascendente módulo 6 con respecto al clock

pág. 6
 CIRCUITOS DIGITALES II

3. Para el CI 74LS193, ¿cómo se determina la señal de conteo? ¿Cuál es la

finalidad de las salidas /BORROW y /CARRY ? .¿Qué ocurre cuando la carga
y la entrada de RESET se activan simultáneamente?. ¿Cuál de las dos entradas
tiene mayor prioridad? Explique el modo de carga paralelo en el contador
74LS193.

La señal de conteo se determina introduciendo el clock por una de las dos entradas
para éste. Una es el DN (clock down) para el conteo descendente, la otra es el UP
(clock UP) para el conteo ascendente.
La salida TCU (CARRY) nos proporciona un flanco de subida al pasar del máximo
estado al siguiente estado (el mínimo) cuando usamos el clock en UP (conteo
ascendente). La salida TCD (BORROW) nos proporciona un flanco de subida al
pasar del mínimo estado al siguiente estado (el máximo) cuando usamos el clock en
DN (conteo descendente). La finalidad de las salidas CARRY y BORROW es la de
aumentar la secuencia de conteo mediante la interconexión de otro integrado
74LS193 de la siguiente manera:

Contador ascendente MOD 256

pág. 7
 CIRCUITOS DIGITALES II

Contador descendente MOD 256

Cuando la entrada de carga paralela (PL) y la entrada de reset MR (clear) se activan

simultáneamente la entrada de reset tiene mayor prioridad, es decir; las salidas se
resetean.
Para realizar la carga paralela se debe conectar los pines PL y MR a tierra. Luego se
procede a introducir los datos por las entradas (DO,D1,D2 y D3) que se cargaran a
las salidas (Q0,Q1, Q2 y Q3).

4. Explique como utilizar el 74LS93 para implementar un contador desde 0 hasta

11.

pág. 8
 CIRCUITOS DIGITALES II

Primero debemos conectar el pin CKB a la salida Q0 para que el CI 74LS93

funcione como contador de décadas. Luego conectamos la salida QC a R0(1) y la
salida QD a R0(2); éstas salidas habilitan el conteo hasta que llega al estado 1100
donde QC y QD se encuentran en alto. Cuando QC=QD=1 se habilita el reset en las
salidas, ya que R0(1)=R0(2)=1.

Contador ascendente módulo 12

Salidas del contador ascendente módulo 12

5. Analizar el funcionamiento de los circuitos de la parte experimental.

pág. 9
 CIRCUITOS DIGITALES II

I. Uso del CI. 74LS90: Primero se implementa la cuenta de 0 a 9 con un 74LS90 y

posteriormente se une a otro 74LS90 para que la cuenta sea de 0 a 99 ya que
cada integrado es un contador BCD. Luego se implemento con dos integrados
hasta una cuenta menor a la máxima, que fue de 59.

II. Uso del CI 74LS93: En el segundo circuito, se uso el 74LS93, se implementa la

cuenta de 0 a 15 y las gráficas en cada una de sus salidas demuestran que es un
divisor de frecuencia de la salida anterior.

pág. 10
 CIRCUITOS DIGITALES II

III. Uso del CI 74LS76: Es un contador binario asíncrono de 4 bits, se implementa

para que cuente de forma ascendente y posteriormente se hace un arreglo para
que cuente en forma descendente.

IV. Uso del 74LS161: Se verifica el funcionamiento del CI 74LS161 que es un

contador binario síncrono de 4 bits con carga paralela y despeje asíncrono.
Seguidamente se hace un arreglo para poder obtener un contador BCD que
cuente de 0 a 9 usando solo compuiertas NAND.

V. Uso del 74LS193: Se realiza la cuenta ascendente, descendente y la carga

paralela del contador.

pág. 11
 CIRCUITOS DIGITALES II

Contador UP

Contador DOWN

Carga paralela

pág. 12
 CIRCUITOS DIGITALES II

pág. 13