PIC - Clasificación

PIC - Clasificación
 DE 16 BITS DE DATOS (LÍNEA 24XX DE HASTA 40 MIPS)

 DE 8 BITS DE DATOS:
Alta Performance (18XX)
 para alto rendimiento
 79 instrucciones de 16 bit – 10 - 16 MIPS
 18-80 pins

 Rango Medio (16XX)

 Características standards
 Soporte de Interrupciones
 35 instrucciones de 14 bits – 5 - 10 MIPS
 8 – 64 pins

 Básico (12XX)
 Características standards
 33 instrucciones de 12 bits – 5 MIPS
 6 – 40 pins
 PIC - Selección
http://www.microchip.com/productselector/MCU
ProductSelector.html
 PIC - Clasificación
 Por tipo de memoria y tensión:

1. C, as in PIC16CXXX. These devices have EPROM type memory.

2. CR, as in PIC16CRXXX. These devices have ROM type memory.
3. F, as in PIC16FXXX. These devices have Flash type memory.
 PIC - Arquitectura

 TIPO HARVARD

Long Word Instructions:

Bus de instrucciones mayor al bus de datos (8 bits)
Es posible por tener buses separados
Optimiza el uso de las instrucciones.
 PIC - Arquitectura

 TIPO HARVARD

Single Word Instructions:

14 bits de longitud
Todas las instrucciones en una sola palabra
Con una memoria de programa de 1Kx14 puedo armar un
programa con 1024 instrucciones

En arquitectura Von Newmann cada instrucción puede ser multi-byte.

 PIC - Arquitectura
Single Cycle Instructions:
Con un bus de memoria de programa de 14 bits, la instrucción completa se
busca en un único ciclo de máquina (TCY).
La instrucción contiene toda la información requerida para ejecutarse en
un único ciclo
Excepción: si la ejecución de la instrucción modifica el contador de
programa

Instruction Pipeline:
Pipeline de 2 etapas que solapan la búsqueda y ejecución de las
instrucciones
La búsqueda de la instrucción toma un TCY, y la ejecución de la
instrucción toma otro TCY
Sin embargo debido al solapamiento, en promedio se considera un TCY
para cada fin de una instrucción
PIC – Arquitectura
Pipeline
PIC – Arquitectura - Reloj
 PIC - Arquitectura
Reduced Instruction Set:
Pocas instrucciones para ejecutar todas las tareas.
Sencillez en el aprendizaje y en el diseño

Register File Architecture:

La memoria de datos y registros se direccionan directa o
indirectamente.
Todos los registros de funciones especiales (incluido el contador
de programa) son mapeados en la memoria de datos.

Orthogonal (Symmetric) Instructions:

Cualquier operación sobre un registro puede usar cualquier modo
de direccionamiento
Es un método muy eficiente
Todas las instrucciones son orientadas a registro, excepto 2:
SLEEP
CLRWDT
PIC 16F87x - Diagrama
PIC 16F87x - Características
PIC 16F87x - Encapsulado
PIC 16F84 - Diagrama
PIC 16F84 – Pin out
 PIC – Organización Memoria

2 bloques separados:

2 BUSES SEPARADOS

DATOS – PROGRAMA

acceso a ambas en un solo ciclo de reloj

 PIC – Organización Memoria
MEMORIA DE PROGRAMA
Program Counter (PC) de 13 bits – direcciona hasta 8Kx14
Memoria dividida en 4 páginas de 2K
Salto entre páginas por registro PCLATH (PC Latch High)
Stack de 8 niveles
Vector Reset en dirección 0h
Vector Interrupción en dirección 0004h
PIC Gral.– Memoria Programa
PIC 16F84– Memoria Programa
 PIC 16F84 – Memoria
MEMORIA DE PROGRAMA
Program Counter (PC) de 13 bits – direcciona hasta 8Kx14
en el 16F84 solo implementado 1Kx14
Direccionamiento a las otras páginas acceden al mismo
lugar (por compatibilidad)
Ejemplo: 20h – 420h – 820h – C20h – 1020h – 1420h –
1820h – 1C20h acceden a la misma dirección

(32d – 1056d – 2080d - etc )

 PIC – Organización Memoria

MEMORIA DE DATOS: está determinada por registros

GPR: Registros de Propósito General

Área de almacenamiento general de datos
No son reinicializados por Resets

SFR: Registos de Funciones Especiales

Controlan las funciones del Núcleo y de Periféricos
Algunos SFR son afectados por Resets y otros no.

El área de SFR puede tener GPR mapeados.

PIC 16F87x– Memoria Datos
 PIC 16F84 –
Organización
Memoria Datos
PIC 16F84 – SFRs
 PIC 16F84 – EEPROM
MEMORIA DE DATOS: EEPROM

Es accesible para R/W durante el funcionamiento normal

64 bytes en las direcciones 0h a 3Fh
No está mapeada directamente en los bancos
Se necesita un direccionamiento indirecto a través de registros
especiales:
EECON – EEDATA – EEADR
Se lee/escribe por byte
Para escribir, primero borra y después escribe nuevo dato. Puede llevar
muchos ciclos de máquina
Tiempos exactos de lectura/escritura depende de cada chip y de la
temperatura y tensión. Ver especificaciones
PIC – Organización Memoria
PIC – Instrucciones
PIC – Instrucciones
PIC – Organización Memoria

PC dividido en:
PCL (bits 7-0): R/W
PCH (bits 12-8):
modificado por
PCLatch

Paginado:
Inst. Goto/Call
direccionan 11 bits
Cambia página con
bits 4:3 de PCLatch
PIC – Organización Memoria
PIC – Direcc. Directo
PIC – Direcc. Indirecto