UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

Curso: Sistemas de Control II

Tema: Compensador de atraso
Alumno: Zevallos Yauri Jorge Luis
Código: 14190029
Profesor: Ing. Mandujano
Fecha: 09/10/17
 COMPENSADOR DE ATRASO
Se tiene un sistema donde:
1
𝐺𝑝(𝑠) =
𝑠(𝑠 + 1)(0.5𝑠 + 1)
Se desea diseñar un compensador de tal modo que el sistema cumpla con los siguientes
requerimientos:

1) Kv = 5 s-1
2) MF > 40°
3) MG > 10 dB

Simulando el sistema solo con la ganancia de la planta en Scilab tenemos:

Grafica de la entrada vs la salida:

Vemos que se presenta un error aproximadamente de 1:

Grafica de magnitud y de fase de la ganancia de la planta:

Realizando los cálculos se obtuvo que el compensador de atraso sería el más adecuado para
esa planta, siendo la siguiente expresión:
5(10𝑠 + 1)
𝐺𝑐(𝑠) =
100𝑠 + 1
Compensador de atraso:

Grafica de magnitud y de fase del compensador de atraso:

Margen de fase: 129.521°

Insertamos el compensador de atraso a nuestro sistema:

Grafica de la entrada vs la salida:

Ahora la diferencia de la entrada rampa unitaria con la salida es de solo 0.8 y nuestro sistema
ya es más estable.

Grafica de magnitud y de fase resultante:

Margen de fase: 41.6118°

Usamos un compensador de atraso para cumplir las especificaciones de diseño, ya que con
uno de adelanto no se llega a cumplir que la ganancia de fase sea mayor a 40°.