Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema7 PDF
Tema7 PDF
contenidos
1. Introducción
Problemas del bus único.
2. Jerarquía de buses
Buses local, del sistema y de expansión. Ventajas de la jerarquía de buses. Función del
interfaz de bus. Otras topologías.
3. Especificaciones de un bus estándar
Niveles de especificación
4. Ejemplos
Jerarquía de buses en un PC Pentium. Otros buses estándar
1. introducción
Problema: Cuando queremos conectar un gran número de dispositivos a un mismo bus,
nos encontramos con dos problemas fundamentales
Ö DISMINUCIÓN DEL RENDIMIENTO GLOBAL DEL SISTEMA
Ø Aumenta el retardo de propagación de las señales
ð El bus debe tener mayor longitud para soportar mayor número de dispositivos
ð Las señales de arbitraje (GRANT), si son encadenadas, debe propagarse a través de un
mayor número de posibles masters
Ø El bus puede actuar como un “cuello de botella”
ð Si la demanda de la transferencia es mayor que la capacidad del bus los dispositivos
deberán esperar mucho tiempo para poder transmitir
Ø La diferencia de velocidad de los dispositivos afecta negativamente al rendimiento global
ð En el mismo tiempo que un dispositivo lento realiza una transferencia, uno rápido podría
haber realizado miles de transferencias
Solución a ambos problemas: Utilizar una jerarquía de buses en lugar de un único bus
1. introducción
Ejemplo de reducción del rendimiento del sistema de un sistema con bus único
Ö Procesador a 200 MHz (tiempo ciclo = 5 ns)
Ciclo medio por instrucción: CPI = 2 ciclos
Ø Una instrucción tarda en promedio 2 x 5 ns = 10 ns
Ø El computador puede ejecutar ~100 MIPS
Ö El procesador se conecta a la cache y al resto de
dispositivos a través de un único bus del sistema
Ø Cuando se realiza una operación de E/S se detiene
la actividad del procesador, ya que no puede leer
instrucciones de la cache mientras el bus está ocupado
Ö El disco tiene un tiempo de acceso de 10 ms y
una velocidad de transferencia de 10 MB/seg
Ö Queremos realizar una transferencia de 512 KB de disco a memoria
512 KB
Ø Tiempo = 10 ms + 10.000 KB/s = 61,2 ms
2. jerarquía de buses
Bus Local y Bus del Sistema
Buses local, del sistema y de expansión
Ö Buses rápidos, cortos
Bus Local Ö Buses Propietarios (no estándares)
Procesador Cache Memoria Coprocesador Ø Optimizados para la arquitectura
Matemático Ø Nº fijo de dispositivos de
prestaciones conocidas
Bus Sistema
2. jerarquía de buses
Ventajas de la jerarquía de buses
Ö El bus local entre el procesador y la cache aísla el tráfico de E/S del procesador
Ø Se puede transferir información entre la memoria y la E/S sin interrumpir la actividad del procesador
Ö El bus de expansión reduce el tráfico en el bus del sistema
Ø La transferencia entre cache y memoria principal se pueden realizar de forma más eficiente
ð Se pueden realizar una transferencia de memoria cache a memoria principal al mismo tiempo que el interfaz
recibe datos desde un dispositivo de E/S
ð El procesador+cache o el coprocesador tienen la misma “prioridad” en el acceso al bus que todos los
dispositivos conectados al bus de expansión de forma conjunta
2. jerarquía de buses
Función del interfaz o adaptador de bus
Ö Adaptar las velocidades de ambos buses
Ø El bus del sistema es, en general, más rápido que el bus de expansión
ð El adaptador debe actuar como buffer de almacenamiento intermedio para evitar la pérdida
de datos
Ö Conversión de líneas del bus
Ø Los buses pueden tener utilizar señales distintas para realizar funciones similares
Ø Ejemplos:
1) Líneas de operación distintas
Bus sistema: Una única línea RD/WR*
Bus expansión: Dos líneas READ - WRITE separadas
2) Líneas multiplexadas y dedicadas
Bus sistema: líneas de dirección/datos multiplexadas (AD0, AD15, A16-A19)
Bus expansión: líneas de dirección y datos dedicadas (A0-A19, D0-D15)
3) Distinto número de líneas de datos
Bus sistema: D0-D31
Bus expansión: D0-D15
⇒ El adaptador debe dividir cada transferencia de 32 bits en dos transferencias de 16 bits
4) Distinto protocolo de transferencia
Bus sistema: síncrono
Bus expansión: asíncrono
⇒ El adaptador deberá comunicarse de forma síncrona con el bus del sistema y de forma
asíncrona con el bus de expansión
⇒ El adaptador deberá ser capaz de generar las señales de sincronización adecuadas dependiendo del
bus con el que se comunique
Etc.
2. jerarquía de buses
Otras topologías: Bus Local
Coprocesador
Buses para dispositivos Procesador Cache Memoria
Matemático
de distinta velocidad
Bus Sistema
Para conexión de dispositivos
de E/S de alta velocidad
Interfaz con
bus alta velocidad
Bus alta velocidad
Para conexión de Interfaz con bus Controlador Adaptador Adaptador Interfaz con bus
expansión 1 Disco Vídeo Red de E/S externo
dispositivos
de E/S lentos
Monitor Red Bus de E/S
Disco
Bus expansión Externo
2. jerarquía de buses
Ventajas de usar buses de expansión de distinta velocidad
Ö Aumenta la eficiencia del sistema
Ø Con un único bus de expansión los dispositivos lentos pueden degradar el rendimiento
ð En el tiempo que un dispositivo lenta realiza una transferencia, uno rápido podría realizar miles
Ø Con varios buses de expansión, para dispositivos de distintas velocidades, un dispositivo rápido
tiene la misma “probabilidad” de acceder al bus que todos los dispositivos lentos conjuntamente
10
12
System Bus
Ancho Frec.
Bus Ancho de banda
datos reloj
Sistema 64 100 MHz 800 Mbytes/s bus de sistema
PCI (V 2.0) 32 33 MHz 132 Mbytes/s buses de expansión de alta
PCI (V 2.1) 64 66 MHz 528 Mbytes/s velocidad
EISA 32 8 MHz 32 Mbytes/s buses de expansión de baja
ISA 16 8 MHz 5-8 Mbytes/s velocidad
SCSI-1 8 5 MHz 4 Mbytes/s
buses de E/S externos
SCSI-2 16/32 10 MHz 20/40 Mbytes/s
IDE 16 1.6 MHz 3.18 Mbytes/s
“buses” para conexión de discos
EIDE 16 5.5 MHz 10.6 Mbytes/s
USB Serie -- 12 Mbits/s bus serie
14
16
18
20
···
GNT*
GNT*
GNT*
REQ*
REQ*
REQ*
Árbitro
de PCI Dispositivo Dispositivo ··· Dispositivo
PCI PCI PCI
22
BR0
BR1
BR2
BR3
BBSY
BCLR