Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lattice PDF
Lattice PDF
12 entradas dedicadas
10 pines E/S
10 OLMCs disponibles.
Matriz AND‐OR Multiplexor que activa
el modo
(combinacional o
registrado)
Elementos para programar una GAL
y Ordenador (microcontrolador, memoria y sistema operativo).
y Software de programación(compilador lógico).
ABEL, VHDL, VERILOG, AHDL.
y Permite simular y depurar de forma completa un diseño
lógico antes de fabricar el hardware.
y Procesan y sintetizan el diseño lógico introducido,
convierten los datos introducidos en un fichero intermedio y
generan un archivo de salida JEDEC(mapa de estados o
mapa de fusibles)
y Métodos para introducir el diseño lógico: ecuación
booleana, tabla de verdad o máquina de estados; métodos
de tipo esquemático: diagramas de tiempo y descripción
hardware.
Elementos para programar una GAL
y Programador de SPLD(controlable por software).
y Tiene un programa controlador de software que
lee el archivo JEDEC, generado por el
compilador lógico, y lo convierte en instrucciones
que aplican las tensiones requeridas en pines
específicos del SPLD se alteran las celdas
especificadas de la matriz según el JEDEC.
3.- File
New Proyect
Seleccionar el tipo de GAL
Se puede Seleccionar adicionar un proyecto creado anteriormente en
alguna plataforma de diseño (ISE de Xilinx ó Maxplus de Altera)
mediante Add Source , y se selecciona nuestro archivo con extensión
VHD o en su debido caso comenzar a crear un nuevo proyecto inicial.
Adición de programa
Seleccionar un modulo de VHDL para el proyecto elegido o
para el proyecto inicial.
y Segundo:
borramos la gal con
la opción “erase”.
y Tercero:
programamos la gal
con la opción
“prog”.