CONTENIDOS DEL TEMA 4

1. Introducción
2. Lógica TTL. Puerta básica NAND
TEMA 4: TECNOLOGÍAS DE
3. Parámetros característicos
CIRCUITOS DIGITALES
4. Tipos de salida en TTL
INTEGRADOS. FAMILIAS
4.1 salida totem-pole
BIPOLARES 4.2 salida en colector abierto
4.3 salida triestado
5. Otras puertas TTL
6. Subfamilias TTL
1 2
D.I.S.C.A. UPV D.I.S.C.A. UPV

BIBLIOGRAFÍA DEL TEMA 4 1. INTRODUCCIÓN

•TEORÍA ESCALAS DE INTEGRACIÓN EN C.I DIGITALES:

•"Principios y Aplicaciones Digitales". Malvino. Ed. Marcombo. 1988. SSI (Small Scale Integration): hasta 10 puertas
Capítulos 6 y 7. puertas, biestables
•"Circuitos Electrónicos" Vol.4 (Digitales II). Merino. E.T.S.I.T. MSI (Medium Scale Integration): 10 a 100 puertas
Madrid. Capítulos 5 y 7. codificadores, multiplexores, sumadores,
•"Diseño Electrónico". Savant. Ed. Addison-Wesley. 1992. Capítulo 15. contadores, registros, ...
•"Digital Design". Wakerly. Ed. Prentice-Hall. 1994. Capítulo 3. LSI (Large Scale Integration): 100 a 1000 puertas
•PROBLEMAS VLSI (Very Large Scale Integration): más de 1000 puertas
•"Problemas resueltos de Electrónica". Benlloch y otros. U.P.Valencia. memorias y procesadores
Capítulo 11.
•"Sistemas Digitales. Problemas". Pedro López y J.M. Martínez.
U.P.Valencia. Capítulo 2.
3 4
D.I.S.C.A. UPV D.I.S.C.A. UPV
 1. INTRODUCCIÓN(2) Familias lógicas: Estado actual
• FAMILIA LÓGICA:
– Conjunto de elementos funcionales ( puertas, biestables, decodificadores,
contadores, ...) con el mismo circuito base y tecnología de fabricación.
– Compatibilidad eléctrica, interconexión directa.
• FAMILIAS LÓGICAS PRINCIPALES:
– Bipolares:
• Lógica transistor-transistor (TTL, LSTTL, STTL)
• Lógica de emisor acoplado (ECL) CMOS
básica
– MOS:
• PMOS, NMOS
• CMOS
– BiCMOS (Bipolar- CMOS)
5 6
D.I.S.C.A. UPV D.I.S.C.A. UPV

Niveles de tensión en familias Evolución del mercado.

lógicas. Gráfico comparativo (Millones de unidades vendidas por año)

Fuente: Texas Instruments

7 8
D.I.S.C.A. UPV D.I.S.C.A. UPV
 2. Lógica TTL 2. Lógica TTL (2)
• Puerta básica TTL. Función lógica NAND CASO 1: Salida a nivel bajo: Q1 funciona en activa inversa
(Unión B-C:ON, B-E:OFF)
(Baja impedancia de salida en los dos estados lógicos: velocidad de conmutación alta).
Q2 y Q3 funcionan en saturación

Salida Q4 está cortado, debido a la

Totem-Pole presencia de D1

VSAL = VCE(sat) = 0.2V =VOL

(5V)
El diodo D impide
que conduzcan
simultáneamente (≈ 0)
Q3 y Q4,
limitando el
Transistor multi-emisor consumo de
potencia.
9 10
D.I.S.C.A. UPV D.I.S.C.A. UPV

2. Lógica TTL (3) 3. Parámetros característicos(1)

CASO 2: Salida a nivel alto: •Al menos una entrada está a
nivel bajo.

•La unión B-E de Q1 conduce, por

• Margen de temperatura
lo que la tensión de base de Q1
es de 0.2+0.7=0.9V, insuficiente
– serie comercial (74xx): de 0 a 70ºC
para que Q2, Q3 y el diodo B-C de
Q1 conduzcan .
– serie militar (54xx): de -55 a 125ºC
•Por tanto, Q2 y Q3 cortados. • Tensión de alimentación
– 74xx: 4.75V - 5.25V (5 ± 5%)
– 54xx: 4.5V - 5.5V (5±10%)
•Tensión de salida Vs aproximada:
Vs ≈ Vcc - VBEQ4 - VD1 = 5 - 1.4 = 3.6V

(Q4 próximo a la saturación)

11 12
D.I.S.C.A. UPV D.I.S.C.A. UPV
 3. Parámetros característicos(2) 3. Parámetros característicos(3)

• Márgenes de ruido (inmunidad • FAN-OUT: Número máximo de cargas (entradas de puertas)

al ruido) que pueden ser conectadas a la salida de una puerta sin que se
A Nivel alto(H) desvirtúen los márgenes lógicos.
– NMH= VOHMIN - VIHMIN = 0.4V En TTL estándar, se tiene:
IILó IIH
A nivel bajo(L) •A nivel bajo de salida:
1 Puerta
– NML= VILMAX - VOLMAX =0.4V IOLMAX= 16mA, IILMAX= -1.6mA
• Características de IILó IIH
IIL
óI lógica
IH
FanOut ( L) = ( I OLMAX / I ILMAX ) = 10
transferencia NMH =0.4V 2 Puerta
IOLó IOH •A nivel alto de salida:
– VOHMIN=2.4V IILó IIH
Puerta I óIIL
lógicaIH

Puerta µA,
IOHMAX=-400µ µA
IIHMAX= 40µ
– VIHMIN=2V •Por defecto, se toma el menor de lógica 3
los dos, si son distintos
– VILMAX=0.8V I óI
lógica FanOut ( H ) = ( I OHMAX / I IHMAX ) = 10
Puerta
IL IH
– VOLMAX=0.4V NML =0.4V
n
lógica Por defecto, se toma el menor de los dos,
Convenio: Las corrientes entrantes hacia si son distintos. Si no es un entero, se
la puerta se consideran positivas, y trunca.
13 negativas si sonUPV
salientes 14
D.I.S.C.A. UPV D.I.S.C.A.

3. Parámetros característicos(4) 4. Tipos de salida en TTL(1)

Input Output
• Tiempo de retardo
tpd= (tpdLH + tpdHL)/2 ≈ 10ns 90% 90% • Salida Totem Pole Puerta A Puerta B
tpd(LH) tpd(HL) – No permite la conexión
• Disipación de potencia directa de las salidas de dos +5V +5V
VOH-VOL
Aproximadamente 10mW puertas diferentes
por puerta TTL. 10% 10% – Cuando las dos salidas ON OFF
I1 I2
• Factor de mérito: t tienen niveles lógicos (OFF) (ON)

distintos, se establecen
Producto (Potencia x Retardo) ≈ 100pJ caminos de corriente (I1 ó I2)
tr tf
elevada (unos 30mA), que OFF ON
Propagation delay: tpd superan ampliamente la (ON) (OFF)

IOLMAX(16mA) y que pueden

Transition time: tr (rise time) or tf (fall time) dañar los transistores.
Voltage swing: V - V
OH OL
15 16
D.I.S.C.A. UPV D.I.S.C.A. UPV
 4. Tipos de salida en TTL(2) 4. Tipos de salida en TTL(3)
+5V
• Salida en colector abierto
– Permite el cableado lógico directo,
• Salida Tri-estado (tri-state)(1).
Rpull-up – Permite la conexión directa de las salidas, y es tan rápida como la salida totem-pole.
eliminando Q4 y D (AND cableada).
– A la salida hay tres estados lógicos: ‘0’, ‘1’, y alta impedancia (H.Z ó Z*).
– Se requiere una resistencia externa,
– La alta impedancia se consigue cortando simultáneamente a Q3 y Q4, mediante una
denominada de “Pull-up”, para obtener out
entrada especial, denominada enable(E) ó disable (/D).
el nivel alto.
Vcc

Rpull-up

El valor de Rpu es un compromiso

entre velocidad, disipación y fan out.
Valores típicos: unos pocos Kohm. 17 18
D.I.S.C.A. UPV D.I.S.C.A. UPV

4. Tipos de salida en TTL(y 4) 5. Otras puertas TTL

Puerta AND Puerta OR
• Salida Tri-estado (y 2)
– Esta salida permite la conexión directa de varias salidas entre sí, en configuración de
bus, activando sólo una de las puertas e inhabilitando las restantes.
– Varios dispositivos pueden acceder a un bus bidireccional en un sistema computador.
Sólo la información de un dispositivo debe aparecer en la salida, mediante la correcta
selección del chip (Chip Select)
Puerta NOR
A
a dd cc bb aa || SS || Funcionamiento
Funcionamiento
B 00 00 00 11 || AA || Buffers
Buffers B,C
B,C yy DD desconectados
desconectados
S 00 00 11 00 || BB || Buffers
Buffers A,C
A,C yy DD desconectados
desconectados
b
00 11 00 00 || CC || Buffers
Buffers A,B
A,B yy DD desconectados
desconectados
C 11 00 00 00 || DD || Buffers
Buffers A,B
A,B yy CC desconectados
desconectados
c
D
Puerta no
d inversora ó Buffer 19 20
D.I.S.C.A. UPV D.I.S.C.A. UPV
 6. Subfamilias TTL(1) 6. Subfamilias TTL(2)
• Subfamilias con transistores Schottky:
• Subfamilias no saturadas. – STTL: Schottky TTL
– Emplean transistores Schottky, que no se saturan en el estado bajo, debido a – LSTTL: Low Power Schottky TTL
una unión Schottky entre colector y base del transistor. – ASTTL: Advanced Schottky TTL
– ALSTTL: Advanced Low Power Schottky TTL (La más utilizada en diseños
actuales)
TRT. Normal: Diodo Schottky,
TRT. Schottky (no saturado):
Conduce con
STTL LSTTL
sólo 0.2V
VBC=VBE-VCE=0.5V 0.2V

VCESAT=0.2V 0.5v

0.7V 0.7V

21 22
D.I.S.C.A. UPV D.I.S.C.A. UPV

6. Subfamilias TTL(3)

Retardo de propagación vs. Evolución comparativa de las

Disipación de potencia en familias lógicas.
las subfamilias TTL. De las bipolares, la ALS es la
más empleada en diseños
actuales.

23
D.I.S.C.A. UPV