CIRCUITOS DIGITALES

ESTUDIANTE: Rocha Kevin CURSO: Tercero - Electrónica “A”

FECHA ENVÍO: 24 de enero, 2017
TEMA: FLIP-FLOPS

1. COMPUERTAS SCHMITT TRIGGER

El schmitt trigger hace uso de la histéresis, que es la tendencia a conservar el nivel lógico
hasta que no se produzca un cambio brusco. De esta manera se previene el ruido que
podría tapar a la señal original y que causaría falsos cambios de estado si los niveles de
referencia y entrada son parecidos.

El funcionamiento del disparador de Schmitt trigger se basa en un comparador que cambia

la salida negativa cuando la entrada pasa hacia un nivel alto a través de una tensión de
referencia positiva. A continuación, utiliza la retroalimentación negativa para impedir el
cambio de nuevo a otro estado hasta que la entrada pasa a través de una tensión de umbral
más baja, por lo tanto, se consigue la estabilización de la conmutación rápida contra la
activación por el ruido de niveles no muy estables.

En la imagen se observa que la señal de entrada en color negro, viene con una
fluctuaciones o ruido. El Schmitt trigger lo que hace es que para que cambie el estado de
la salida en color azul, tenemos que sobrepasar el margen de seguridad trazado por las
dos líneas rojas.

Fig.1.- Corrección de la señal con el Schmitt trigger

Este tipo de circuitos son aptos para controlar entradas en las que los contactos producen
rebotes en la señal.
Tanto la tecnología TTL como la CMOS disponen de una gran variedad de circuitos en
las que sus entradas usan este modo de funcionamiento. Un ejemplo sería el inversor
TTL7414 y en CMOS 40106.
El símbolo del disparador de Schmitt trigger lo podemos ver en este inversor:

2. CIRCUITO DETECTOR DE FLANCOS

Para implementar un circuito detector de flancos, es necesario hacer uso de una
característica de los circuitos TTL. Toda compuerta, tiene un tiempo de propagación que
es aproximadamente 10 ns (este tiempo puede variar según la tecnología de la compuerta).
Con base en este concepto se puede obtener un flanco con el circuito de la siguiente figura.

Fig.2.- Circuito detector de flanco

Para el circuito anterior, en el instante de tiempo en que la entrada CLK, pasa de 0 a 1, la

salida de la compuerta NOT se mantiene en 1 durante 10 ns, permitiendo que la salida de
la compuerta AND tenga a sus entradas 1 lógico durante 10 ns, dejando en la salida F un
1 lógico durante 10 ns, el cual se llamara flanco de subida. En el momento en que la
entrada CLK, pasa de 1 a 0, a la salida de la compuerta NOT mantendrá un 0 lógico y
antes de que pase a 1 lógico, la otra entrada de la compuerta AND será 0 lógico, por
consiguiente, no hará ningún efecto al pasar de 1 a 0 la entrada CLK. Entonces de esta
forma se produce un flanco de subida.
El símbolo de un circuito con reloj, puede ser con flanco de subida o flanco de bajada. En
otra notación, el reloj se puede identificar con las letras CP (Clock Pulse).
 3. FLIP FLOP MAESTRO/ESCLAVO
Un flip flop de este tipo contiene dos flip flops: un maestro y un esclavo. Durante la TTP
(Disparado por flanco positivo) de la señal CLK, los niveles presentes en las entradas de
control (D, J, K) se emplean para determinar la salida del maestro. Cuando la señal CLK
hace transición hacia el nivel bajo, el estado del maestro se transfiere al esclavo, cuyas
salidas son Q y Q’. De este modo, Q y Q’ cambian sólo después de cada TPN (Disparado
por flanco negativo) del reloj. El FF maestro/esclavo funciona de manera muy similar a
los FF disparados por flanco negativo, salvo por una gran desventaja: las entradas de
control deben mantenerse estables mientras CLK se encuentra en el estado alto; de lo
contrario puede ocurrir una operación impredecible. Este problema con los FF
maestro/esclavo se ha resuelto con una versión mejorada denominada maestro/esclavo
con inhibición de dato.

El circuito representa dos biestables S-R con entrada de habilitación conectados en serie,
en los que la entrada de reloj se usa para habilitar cada uno.

Fig.3.- Diagrama de un flip-flop R-S maestro/esclavo

Cuando la señal de entrada de reloj pasa a nivel alto, se habilita el maestro y se deshabilita
el esclavo. El maestro se comporta como un latch con entrada de habilitación R-S, y el
esclavo como no está habilitado continua en su estado previo, las salidas no cambian.
Cuando el reloj se hace ‘0’, el maestro se deshabilita y mantiene su estado previo. El
esclavo está ahora habilitado y responde a sus entradas. Como la salida Q’ del maestro
está conectada a la entrada S’ del esclavo y la salida Q' del maestro está conectada a la
entrada R’ del esclavo, este siempre verá un ‘1’ en una entrada y un ‘0’ en la otra. Si la
salida Q del maestro es ‘1’, el esclavo estará en el estado SET y si es ‘0’, estará en el
estado RESET. Por tanto, cuando el esclavo está habilitado toma el estado de salida del
maestro.
La tabla de verdad de un flip-flop R-S maestro esclavo es la misma que la de los flipflops
R-S disparado por flanco, excepto en la manera en que se sincroniza con la señal de reloj.
El dispositivo responde a sus entradas mientras el reloj está alto, pero las salidas no se
actualizan hasta que el reloj se hace bajo, es decir, el dispositivo maestro/esclavo responde
al final del pulso de entrada de reloj, en lugar de hacerlo en el flanco ascendente o
descendente. La tabla de verdad y el símbolo lógico se muestran en la siguiente figura.
 Fig.4.- Flip-flop R-S maestro/esclavo. Tabla de verdad y símbolo lógico.

REFERENCIAS:
- Ronald Tocci "Sistemas Digitales" 8va Ed.
- Ideas de ingeniería (27 de septiembre, 2011) online. Disponible en:
http://hflorezf-es.blogspot.com/2011/09/flip-flops.html

- Electrónica, teoría y práctica. Blogg online. Disponible en:

http://electronica-teoriaypractica.com/category/schmitt-trigger/