Memoria de Acceso

Aleatorio (RAM)
ING. EDGAR ANDRE MANZANO RAMOS
Características:
1. Memorias de Lectura – Escritura.
2. En el proceso de escritura los datos almacenados previamente son reemplazados por la
nueva unidad de datos.
3. En el proceso de lectura los datos permanecen almacenados y no son borrados.
4. Los datos almacenados no se pueden conservar cuando se desconecta la alimentación.
RAM estática (SRAM)
1. Utilizan latches como elementos de almacenamiento (celdas de memoria).
2. Puede mantener datos de manera indefinida (siempre y cuando se aplique alimentación
continua).
SRAM Asíncrona Básica
1. Su funcionamiento no está sincronizado con un reloj de sistema.
2. Los buffers tri-estado permiten que la línea de datos actúe como líneas de entrada o salida.
3. Lo buffers tienes 3 posibles estados: ALTO (1), BAJO (0) y ALTA-Z (alta impedancia, abierto).
Ciclo de Lectura – SRAM
Ciclo de Escritura – SRAM
SRAM Síncrona de Ráfaga
1. Sincronizada con el reloj del sistema (microprocesador y memoria están sincronizados para
conseguir una operación más rápida).
2. SRAM síncrona es similar a la SRAM asíncrona en términos de la matriz de memoria,
decodificador de direcciones y de las entradas de lectura/escritura y activación.
3. La principal diferencia es que la SRAM síncrona utiliza registros con señal de reloj para
sincronizar todas las entradas con el reloj del sistema.
Tipos de SRAM Síncronas
1. Existen 2 tipos de SRAM síncronas: de flujo directo y con pipeline.
2. La SRAM síncrona de flujo directo no dispone de un registro de salida de datos, por lo tanto,
los datos se presentan de manera asíncrona hacia las líneas de E/S a través de los búferes de
salida.
3. La SRAM síncrona con pipeline dispone de un registro de salida de datos, por lo que los datos
de salida fluyen de manera síncrona en las líneas de E/S de datos.
Operación Modo Ráfaga
Permite a la memoria leer o escribir en hasta cuatro posiciones utilizando una única dirección.
Memoria Caché
1. Memoria de Alta velocidad y relativamente pequeña.
2. Almacena datos o instrucciones más recientemente utilizados de la memoria principal. (más
grande pero más lenta).
3. La memoria caché también puede utilizar DRAM (recordad que la SRAM es varias veces más
rápida que la DRAM).
4. Básicamente el controlador de la caché “adivina” que área de la memoria dinámica
necesitará el microprocesador y mueve ese contenido a la memoria caché.
Cachés L1 y L2
1. Las cachés de nivel 1 (caché L1 o primaria) generalmente están integradas al procesador y
tienen almacenamiento muy limitado.
2. La caché de nivel 2 (caché L2 o secundaria) es un chip independiente, externo al procesador
y usualmente tiene un almacenamiento superior a una caché L1.
RAM dinámica (DRAM)
1. Las celdas almacenan un bit de datos en un condensador y no en un latch.
2. Su ventaja es su sencillez y por ende permite construir memorias muy grandes en un chip.
3. Es necesario refrescar los datos almacenados de forma periódica.
Escritura en una Celda
Lectura en una Celda
Organización básica de una DRAM
1. La DRAM utiliza la técnica de Multiplexación de Direcciones para reducir el número de líneas
de dirección.
2. Se utiliza un señal de validación de dirección de fila (𝑅𝐴𝑆) y una validación de dirección de
columna (𝐶𝐴𝑆).
3. Típicamente una DRAM se debe refrescar cada 8 ms o 16 ms
Multiplexación de Direcciones
Ciclo de Lectura Normal – DRAM
Ciclo de Escritura Normal – DRAM
Modo Página Rapido
Ciclos de Refresco
1. La operación de lectura refresca automáticamente todas las direcciones de la fila
seleccionada. (muchas veces insuficiente)
2. Refresco a ráfagas, todas las filas de la matriz se recargan en cada periodo de refresco. La
lectura y escritura normales se suspenden durante el ciclo de refresco.
3. Refresco distribuido, las filas se refrescan en intervalos entremezclados con los ciclos de
lectura y escritura normales.
Tipos de Memoria DRAM
1. DRAM con modo página rápido (Fast Page Mode DRAM, FPM DRAM). Se basa en la
operación en modo página rápido, tradicionalmente el más común hasta el desarrollo de la
EDO DRAM.
2. DRAM con salida de datos extendida (Extended Data Output DRAM, EDO DRAM). Se basa
en el tipo anterior. Acelera el tiempo de acceso.
3. DRAM con salida de datos extendida en ráfaga (Burst Extended Data Output DRAM, BEDO
ВDRAM). Es una EDO RAM con la capacidad de generar ráfagas de direcciones.
4. DRAM síncrona (Synchronous DRAM, SDRAM). Se mantienen las ideas básicas de la SRAM
síncrona de ráfaga. La sincronización le brinda una enorme ventaja en cuanto a los anteriores
tipos de DRAM.