Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Objetivos
El transistor de unin
Polarizacin
El amplificador
Modelos
El transistor de efecto campo
El JFET
El MOSFET
Circuitos lgicos, memorias, CCDs, TFTs
Emisor P N P Colector
Base
- -
- I Emisor Base Colector
e--
Emisor N P N Colector
Base
p n p
r r
E E
V V0
IE p n IB p IC
r r
E E
V V0
IB + IC = IE
p n p
r r
E E
V
IE = IC = IB = 0
V0
p n p
r r
E E
IE
IpB
IC
IC = IB
InB InC
IBB
IB
IpB
IE IC
InB InC
IBB
IB
IC = IB factor de ganancia
Presentacin por Jos Quiles Hoyo
(P) Emisor (N) Base (P) Colector
I
IpB, huecos que por difusin pB
IE base.
pasan del emisor a la IC
InB InC
IBB
E C
B C B E
E C
B
IC = 99 mA
RC
C
RB C
B IC n
RC
IB VBE VCE
VBB VCC RB
E 99 %
B p
1% VCC
IB = 1 mA
VBB
n
100 % E
IE = 100 mA
Ic
= 99
IE
IB
RC
C
RB
B IC
VCE
IB VCC
VBB VBE
E
0,7 V VBE
VBE = VBB - IB RB
VBE 0,7 V
Presentacin por Jos Quiles Hoyo
Curva caracterstica de salida
IC
RC (mA) IB = 60 A
C
RB
B IC IB = 40 A
VCE
IB VCC IB = 20 A
VBB VBE
E
VCE (V)
VCE = VCC - IC RC
RC
Variables: VBE, VCE, IB, IC
RB
IC
VBE = VBB - IB RB
+VCC
IC
IC = IB RC
RB
Vsalida
VCE = VCC - IC RC IB
Ventrada
IB = 60 A Regin activa
IB = 40 A Regin de corte
Ruptura
IB = 20 A
RC
RB
IB = 0 A VCC
VBB VBE VCE
VCE (V)
En regin activa: unin EB con polarizacin directa, BC con
polarizacin inversa. Aplicacin en amplificacin.
En regin de corte: las dos uniones polarizadas inversamente:
circuito abierto.
En regin de saturacin: las dos uniones polarizadas
directamente: cortocircuito.
Presentacin por Jos Quiles Hoyo
Lnea de carga y punto de funcionamiento
= 100 VBE 0,7 V
RC =1 k
VCC Q IB4
RC VBB (V) VCE (V) Ic (mA) IB (A)
Q IB3
0,7
0,8
10
9,375
0
0,625
0
6,25
Corte
Regin activa
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
IB2 1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
IB1 2,3 0 10 100 Saturacin
Q
VCE
V CC = 10
Presentacin V
por Jos Quiles Hoyo
Lnea de carga y punto de funcionamiento
Ic (mA)
1000 12 0,00
RB C 12
100
150 V CC 10
B
VB E
12 V 8
6,49 mA
5V 43,00 A 6,45 mA 6
2
43,000 IB 43,00 A 30,1 PEB 30,10 W
6,450 Ic 6,45 mA 35,7975 PCE 35,80 mW
6,493 IE 6,49 mA PT 35,83 mW 0
5,550 VCE 5,55 V 0 2 4 6 8 10 12 14
4,850 VCB 4,85 V Vcc (V)
IB3
VCE = -IC RC+ VCC
Q
IB2 VCC VCE
IC =
RC
IB1
O VCC VCE
VCE IC RC
IC
VCC IB4
RC RC
IB3
RB
IC
IB1
VCC VCE
IC
VCC IB4
RC1 RC
IB3
VCC RB
RC 2 IC
IB1
VCC VCE
IC
VCC 3
IB4
RC
RC
VCC 2 IB3
RB
RC IC
VCC1 IB2 VCE
VBB IB VBE VCC
RC
IB1
Si VBB , IB = , IE IC = VCC/RC
zona de saturacin
C
cortocircuito CE VCE = 0 B
IC
B E
INVERSOR Y = not A
A Y
Ventrada Vsalida
IE IC
P N P
Emisor Base Colector A
E C
B
IB
RL
D
VEB V
VAD = RLIC
(-IC) = gm VEB VAD
= RL g m
gm : transconductancia VEB
Presentacin por Jos Quiles Hoyo
Transistores de efecto campo
Contactos hmicos
Drenador D
Regin de agotamiento
p n p Puerta G
Fuente S
a) G Puerta b) G
S p D S n D
n p
p n
Fuente Drenador
+VDD -VDD
IG IG
D D
G G
VG
VG
S S
Canal n Canal p
Presentacin por Jos Quiles Hoyo
Transistores de efecto de campo de
n p
D
S ID ID
p
VDD
G
unin
ID IDSS
Al aumentar la tensin entre
Drenador y Fuente VDS, la
intensidad ID aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliacin de la regin de
agotamiento.
El pasillo se cierra para VDS = VP;
tensin para la que ID deja de
aumentar.
VP Voltaje de estrechamiento
VDS
Presentacin por Jos Quiles Hoyo
Transistores de efecto de campo de unin
(JFET)
D D
p ID p
S n ID S n ID ID
p VDD p VDD
VGS=0
G G
IDSS G
ID VGS= 0 V
VGS< 0
IDSat3
VGS= -1 V
2
VGS
IDsat = IDSS 1
VP
IDSat2 VGS= -3 V
IDSat1 VGS= -VP
VDS
VPP (para VGS=0)
Presentacin por Jos Quiles Hoyo
D
Intensidad de saturacin IDS=f(VGS) G
ID (mA) IDSS
VGS= 0 V
2
V
IDsat = 7,81 GS
5 5
VGS= -1 V
VGS= -2 V
VP
1
VGS= -3 V
VGS (V) -5 -4 -3 -2 -1 0 5 10 15 VDS (V)
VP = 5 V
VGS= -VP
xido-semiconductor (MOSFET)
S G D S G D
xido
Semiconductor
n n n n
p p
Metal
de enriquecimiento de agotamiento
Formado por una placa de metal y un semiconductor, separados por una zona de xido del semiconductor -
por ejemplo SiO2 - de unos 100 nm de espesor. Posee cuatro electrodos:
D D D D
G sustrato
p
G S
Contactos metlicos
S D
SiO2
n n
enriquecimiento n G sustrato
p
p VDS
Regin de agotamiento
Presentacin por Jos Quiles Hoyo
Formacin del canal en el MOSFET de D
enriquecimiento n G sustrato
p
VGS>VT G
ID
S +++++++++++++
D
-----------------
n n
p VDS
p p p
ID (mA) ID (mA)
VGS= 7 V
ID Sat = K (VGS VT )2
VGS= 6 V
VT VGS= 5 V
VGS= 4 V
1 2 3 4 5 6 7 8 VGS= VT VDS
Presentacin
V (V) por Jos Quiles Hoyo
GS
MOSFET de agotamiento n D
G sustrato
p
S
D
n n n
VGS = 0 G
ID
S
D
- - - - - - - - -n
--------
n n
VDS
p
VGS < 0 G-
ID
S
D
- - - - - - - -n- - - - - - -
n ------------ n
+ + + + + + + + + + + + + + +
VDS
p
n - - - - - - - - - p
n n n - - - - - - - - - n
+ + + +
p p S
de canal n
ID (mA) ID (mA)
2 VGS= 1 V
V
ID = IDSS 1 GS
Vp 10 10
IDSS
V
2 VGS= 0 V
ID = 81 GS
4
5 5
VGS= -1 V
VP
VGS= -2 V
VGS= -3 V
-4 -3 -2 -1 0 1 VGS (V) 5 10 15 VDS (V)
Presentacin por Jos Quiles Hoyo
Aplicaciones: circuitos lgicos
puertas AND y OR, lgica de diodos
Puerta AND con diodos Puerta OR con diodos
10 V
A
Vs
B Vs
R
R
1N914
1N914
Inversor (NOT)
Presentacin por Jos Quiles Hoyo
Aplicaciones: memorias RAM
BIT
DRAM Se almacena un 1 en la celda cargando el
D condensador mediante una VG en fila y VD en bit
G
La lectura se hace aplicando VG en fila y midiendo la
S corriente en la lnea bit
SRAM
EPROM
MOSFET ROM
CMOS sensor
CCD