Universidad de Santiago de Chile 1

Facultad de Ingeniera

CAPITULO 9
CONVERSORES AD y DA
INTRODUCCIN
Implementar una interfaz es el proceso de hacer que dos o ms dispositivos o sistemas sean
operacionalmente compatibles entre s, de modo que puedan trabajar juntos del modo que se
requiera.

Muchas magnitudes son de naturaleza analgica, es decir, son magnitudes continuas. Las
magnitudes fsicas tales como temperatura, presin, tiempo y velocidad son ejemplos de
magnitudes analgicas. En este captulo se introducen los mtodos de conversin de cdigos
digitales a magnitudes analgicas. Esto se denomina conversin digital-analgica (conversin
D/A). Tambin se cubren mtodos para llevar a cabo la conversin de magnitudes analgicas en
cdigos digitales. Esto se denomina conversin analgico-digital (conversin A/D).

APLICACIN A LOS SISTEMAS DIGITALES

Esta aplicacin a un sistema digital ilustra los conceptos que se aprendern en el captulo, y se
centra tanto en la parte analgica como digital de un sistema de posicionamiento de antena. Se
requiere una conversin A/D para convertir las tensiones analgicas que representan la posicin
de la antena a formato digital, y tambin se precisan circuitos lgicos para procesar y presentar
en el display las posiciones angulares.

JGL
Universidad de Santiago de Chile 2
Facultad de Ingeniera

9.1. INTERFACES ENTRE EL MUNDO DIGITAL

Y EL ANALGICO
Algunas veces, las magnitudes analgicas se denominan magnitudes del mundo real, ya que la
mayora de las magnitudes fsicas que resulta interesante medir son analgicas por naturaleza.
Muchas aplicaciones de computadoras y otros sistemas digitales requieren como entrada
magnitudes del mundo real, tales como la temperatura, velocidad, posicin, presin y fuerza.
Las magnitudes del mundo real pueden incluso abarcar imgenes grficas. Tambin,
frecuentemente, los sistemas digitales deben generar salidas para controlar las magnitudes del
mundo real.

JGL
Universidad de Santiago de Chile 3
Facultad de Ingeniera

Seales analgicas y digitales

Una magnitud analgica es aquella que tiene valores continuos dentro de un determinado rango,
a diferencia de un conjunto de valores discretos para el caso de las seales digitales. Para ilustrar
la diferencia entre la representacin analgica y digital de una magnitud, tomemos el caso de una
tensin que vara en el rango de 0 V a + 15 V. La representacin analgica de esta magnitud
toma todos los valores entre 0 y + 15 V, lo que constituye un rango infinito de valores.

En el caso de una representacin digital de la tensin empleando un cdigo binario de 4 bits, slo
se pueden definir diecisis valores. Para representar ms valores entre 0 y + 15 deben utilizarse
ms bits en el cdigo digital. Por tanto, una magnitud analgica se puede representar con un
cierto grado de precisin utilizando un cdigo digital, que representa valores discretos
especficos dentro del rango. En la Figura 13.1 se ilustra este concepto, donde la funcin
analgica mostrada es una curva que vara suavemente tomando valores entre 0 y +15 V. Si se
usa un cdigo de 4 bits para representar esta curva, cada nmero binario representa un punto
discreto de la curva.

La tensin representada sobre la curva de la Figura 13.1 se mide o muestrea en cada uno de los
treinta y cinco intervalos iguales. La tensin en cada uno de estos intervalos se representa
mediante un cdigo de 4 bits, tal y como se indica. En esta situacin, se tiene una serie de
nmeros binarios que representan distintos valores de tensin a lo largo de la curva analgica.
sta es la idea fundamental de la conversin analgico-digital (A/D).

Se puede reconstruir una aproximacin de la funcin analgica de la Figura 13.1 por medio de la
secuencia de nmeros digitales que se ha generado. Obviamente, habr algunos errores en esta
reconstruccin, ya que slo se representan ciertos valores (en este ejemplo, treinta y seis) y no el
conjunto de valores continuos. Si todos los valores digitales de los treinta y seis puntos se llevan
a la grfica de la Figura 13.2, se obtiene la funcin reconstruida. Como puede verse, la grfica
slo se aproxima a la curva original, dado que los valores entre los puntos se desconocen. Se
puede aumentar la precisin muestreando ms frecuentemente la curva y aumentando el nmero
de bits utilizados para representar el valor de cada muestra.

Ejemplos de aplicacin
Para realizar la interfaz entre los mundos analgico y digital se requieren dos procesos bsicos
que son: la conversin analgico-digital (A/D) y la conversin digital-analgica (D/A). Los
siguientes tres ejemplos de sistemas ilustran las aplicaciones de estos procesos de conversin.

Termostato electrnico. En la Figura 13.3 se presenta el diagrama de bloques simplificado de un

termostato electrnico. El sensor de temperatura de la habitacin produce una tensin analgica
proporcional a la temperatura. Esta tensin se incrementa mediante el amplificador lineal y se
aplica al convertidor analgico-digital (ADC, analog-to-digital converter), en el que se
convierte en un cdigo digital y es peridicamente muestreada por la lgica de control. Por
ejemplo, supongamos que la temperatura de la habitacin es 20C. A esta temperatura le
corresponder un valor de tensin concreto que aparecer en la entrada del ADC y que ser
convertido en el nmero binario de 8 bits 00010100.

La lgica de control compara este nmero binario con un nmero binario que representa la
temperatura deseada (es decir, 00010110 para 22C). Este valor deseado se ha introducido
previamente a travs del teclado numrico y se ha almacenado en un registro. La comparacin
indica que la temperatura real de la habitacin es menor que la temperatura deseada. Como
resultado de ello, la lgica de control manda al circuito de control de la unidad encender el
calefactor. Mientras funciona el calefactor, la lgica de control contina supervisando la
JGL
Universidad de Santiago de Chile 4
Facultad de Ingeniera

temperatura real por medio del ADC. Cuando la temperatura real iguala o excede a la
temperatura deseada, la lgica de control apaga el calefactor. Ambas temperaturas, real y
deseada, se visualizan en un display.

Reproductor de CD. El reproductor de discos compactos es un ejemplo de un sistema que utiliza

un convertidor digital-analgico (DAC, digital-to-analog converter). En la Figura 13.4 se
presenta un diagrama de bloques bsico. Una seal de audio se graba digitalmente en el CD,
mediante una serie de muescas, que son detectadas por el cabezal lser y amplificadas. La seal
digital amplificada se convierte en una secuencia de cdigos binarios que representan la seal de
audio originalmente grabada. La representacin binaria de la seal de audio se convierte a
formato analgico mediante el DAC, se amplifica y se enva a los altavoces.

JGL
Universidad de Santiago de Chile 5
Facultad de Ingeniera

Grabador/reproductor digital de cintas de audio (DAT, Digital Audiotape). Otro sistema

ejemplo que incluye las conversiones A/D y D/A es el grabador/reproductor DAT. En la Figura
13.5 se presenta su diagrama de bloques bsico.

Por supuesto, una seal de audio es una magnitud analgica. En el modo de grabacin, el sonido
se capta, se amplifica y se convierte a formato digital mediante el ADC. Los cdigos digitales
que representan la seal de audio se procesan y registran en la cinta.

En el modo de reproduccin, la seal de audio digitalizada se lee de la cinta, se procesa y se

convierte de nuevo a formato analgico mediante el DAC. Luego se amplifica y se enva al
sistema de altavoces.

9.2. CONVERSIN DIGITAL-ANALGICA (D/A)

La conversin D/A es una parte muy importante en muchos sistemas. En esta seccin,
examinaremos la teora de funcionamiento de dos tipos bsicos de convertidores digital-
analgicos (DAC) y se aprendern sus caractersticas de funcionamiento.
El amplificador operacional
Antes de abordar los convertidores digital-analgicos (DAC), veremos brevemente un elemento
muy comn en la mayora de los DAC y de los convertidores analgicodigitales (ADC). Este
elemento es el amplificador operacional (AO).

Un amplificador operacional es un amplificador lineal que tiene dos entradas (inversora y no

inversora) y una salida. Tiene una alta ganancia en tensin y una muy alta impedancia de
entrada, as como una muy baja impedancia de salida. En la Figura 13.6(a) se muestra el smbolo
del AO. Cuando se utiliza como amplificador inversor, se configura como se indica en la parte
(b) de la figura. La resistencia de realimentacin, Rf y la resistencia de entrada, Ri, controlan la
ganancia en tensin de acuerdo con la frmula de la Ecuacin 13.1, donde Vout/Vii , es la
ganancia en tensin en bucle cerrado (bucle cerrado se refiere a la realimentacin desde la salida
hasta la entrada por medio de Rf) El signo negativo indica inversin.

JGL
Universidad de Santiago de Chile 6
Facultad de Ingeniera

Vout Rf
(13.1)
Vin Ri

En la configuracin de amplificador inversor, la entrada inversora del AO est,

aproximadamente, al potencial de tierra (0 V), porque la realimentacin y la extremadamente alta
ganancia en bucle abierto hacen que la diferencia de tensin entre las dos entradas sea muy
pequea. Por tanto, como la entrada no inversora est a tierra, la entrada inversora est
aproximadamente a 0 V, lo que se denomina tierra virtual.

Cuando el AO se utiliza como comparador se aplican dos tensiones a las entradas, como se
muestra en la Figura 13.6(c). Cuando estas tensiones de entrada difieren en una pequea
cantidad, el AO pasa a uno de sus dos estados de salida saturados, nivel ALTO o BAJO,
dependiendo de qu tensin sea mayor.

Convertidor analgico-digital con ponderacin binaria

Existe un mtodo de conversin D/A que utiliza una red resistiva en la que los valores de las
resistencias representan los pesos binarios de los bits de entrada del cdigo digital. La Figura
13.7 muestra un DAC de 4 bits de este tipo. Por cada una de las resistencias de entrada puede
circular o no corriente, dependiendo del nivel de tensin de entrada. Si la tensin de entrada es
cero (0 binario), la corriente tambin es cero. Si la tensin de entrada es un nivel ALTO (1
binario), la cantidad de corriente depende del valor de la resistencia de entrada y es diferente
para cada una de las resistencias, como se indica en la figura.

JGL
Universidad de Santiago de Chile 7
Facultad de Ingeniera

Puesto que, prcticamente, no circula corriente por la entrada inversora (-) del AO, la suma de
todas las corrientes de entrada pasa a travs de Rf . Como la entrada inversora est a 0 V (tierra
virtual), la cada en Rf es igual a la tensin de salida, es decir, Vout = If Rf .

Los valores de las resistencias de entrada se seleccionan de modo que sean inversamente
proporcionales a los pesos binarios de los correspondientes bits de entrada. La resistencia de
menor valor (R) corresponde a la entrada ponderada ms alta (23). Las restantes resistencias son
mltiplos de R (2R, 4R y 8R) y corresponden a los pesos binarios 22, 21 y 20, respectivamente.
Las corrientes de entrada tambin son proporcionales a los pesos binarios. Luego la tensin de
salida es proporcional a la suma de los pesos binarios, ya que es la suma de las corrientes de
entrada por Rf.

Una de las desventajas de este tipo de DAC es el nmero de resistencias diferentes que utiliza.
Por ejemplo, un convertidor de 8 bits requiere ocho resistencias en el rango que va desde R hasta
128R, en pasos ponderados. Este rango de resistencias requiere tolerancias de 1 entre 255 (menor
del 0,5%) para convertir la entrada con precisin, lo que hace muy difcil fabricar este tipo de
DAC en grandes cantidades,

EJEMPLO 13.1
Determinar la salida del DAC de la Figura 13.8(a), si se aplican a las entradas las formas de onda
(que representan una secuencia de nmeros de 4 bits) de la Figura 13.8(b). La entrada D0 es el bit
menos significativo (LSB).

Solucin. En primer lugar, se determina la corriente por cada una de las entradas ponderadas.
Como la entrada inversora (-) del AO est a 0 V (tierra virtual) y un 1 binario corresponde a +5
V, la corriente que circula por cualquier resistencia de entrada es 5 V dividido por el valor de la
resistencia:

JGL
Universidad de Santiago de Chile 8
Facultad de Ingeniera

5V
I0 0 ,025mA
200k
5V
I1 0 ,05mA
100k
5V
I2 0 ,1mA
50 k
50V
I3 0 ,2 mA
25k
Por la entrada inversora del AO casi no circula corriente, debido a su muy alta impedancia.
Por tanto, suponemos que toda la corriente atraviesa la resistencia de realimentacin Rf. Como un
extremo de Rf est a 0 V (tierra virtual), la cada en Rf es igual a la tensin de salida, que es
negativa con respecto a la tierra virtual.
Vout ( D0 ) ( 10k )( 0 ,025mA ) 0 ,25V
Vout ( D1 ) ( 10k )( 0 ,05mA ) 0 ,5V
Vout ( D 2 ) ( 10k )( 0 ,1mA ) 1V
Vout ( D 3 ) ( 10k )( 0 ,2mA ) 2V

En la Figura 13.8(b), el primer cdigo de entrada binario es 0000, que produce una tensin de
salida de 0 V. El siguiente cdigo de entrada es 0001, que da lugar a una tensin de salida de -
0,25 V. El siguiente cdigo es 0010, que produce una tensin de salida de -0,5 V. El siguiente
cdigo es 0011, que da lugar a una tensin de salida de -0,25V + -0,5 V = -0,75V. Cada sucesivo
cdigo binario aumenta la tensin de salida en -0,25 V, por lo que, para esta secuencia binaria
particular en las entradas, la salida es una forma de onda en escalera que va desde 0 V a -3,75 V,
a escalones de -0,25 V. Esto se muestra en la Figura 13.9.

JGL
Universidad de Santiago de Chile 9
Facultad de Ingeniera

Convertidor digital-analgico en escalera R/2R

Otro mtodo para realizar la conversin D/A es utilizar la red escalonada R/2R, como muestra la
Figura 13.10 para el caso de cuatro bits. Este mtodo resuelve uno de los problemas del DAC
con ponderacin binaria, ya que slo requiere dos valores de resistencia.

Comencemos asumiendo que la entrada D3 est a nivel ALTO (+5 V) y las dems a nivel BAJO
(tierra, 0V). Esta condicin representa el nmero binario 1000. Un anlisis del circuito
demostrara que este circuito es equivalente al mostrado en la Figura 13.11(a). A travs de la
resistencia equivalente 2R prcticamente no circula corriente, ya que la entrada inversora est a
tierra virtual. Luego toda la corriente (I = 5 V/2R)que circula a travs de R7 pasa tambin por Rf y
la tensin de salida es -5 V. El amplificador operacional mantiene la entrada inversora (-) a casi
cero voltios ( 0 V) debido a la realimentacin negativa. Por tanto, toda la corriente pasa a travs
de Rf en lugar de por la entrada inversora.

La Figura 13.11 (b) muestra el circuito equivalente cuando la entrada D2 est a +5 V y las dems
estn a tierra. Esta condicin representa 0100. Si se aplica el equivalente de Thevenin mirando
desde R8, se obtienen 2,5 Ven serie con R, como se indica. Esto da lugar a una corriente a travs
de Rf de I = 2,5V/2R, lo que determina una tensin de salida de -2,5 V. No olvidemos que no
circula corriente por la entrada inversora ni por la resistencia equivalente conectada a tierra, ya
que caen 0 V en ella debido a la tierra virtual.

La Figura 13.11(c) muestra el circuito equivalente cuando la entrada D1 est a + 5 V y las dems
estn a tierra. Esta condicin representa el cdigo 0010. De nuevo, aplicando el teorema de
Thevenin al circuito a la izquierda de R8, se obtienen 1,25 V en serie con R, como se indica. Esto
da lugar a una corriente a travs de Rf de I = 1,25V/2R, lo que genera una tensin de salida de -
1,25 V.

En la parte (d) de la Figura 3.11 se representa el circuito equivalente para el caso en que D0 est
a + 5 V y las dems entradas estn a tierra. Esta condicin representa el cdigo 0001. Aplicando
el teorema de Thevenin desde R8, se obtienen 0,625 Ven serie con R, como se indica. Esto da
lugar a una corriente a travs de Rf de I = 0,625V/2R, lo que genera una tensin de salida de -
0,625 V.

Obsrvese que cada entrada de menor peso sucesiva produce una tensin de salida que es la
mitad de la anterior, por lo que la tensin de salida es proporcional al peso binario de los bits de
entrada.

JGL
Universidad de Santiago de Chile 10
Facultad de Ingeniera

JGL
Universidad de Santiago de Chile 11
Facultad de Ingeniera

Caractersticas de funcionamiento de los convertidores analgico-digitales

Las prestaciones bsicas de un DAC incluyen la resolucin, precisin, linealidad, monotonicidad
y tiempo de establecimiento, cada una de las cuales vamos a ver a continuacin.

-Resolucin. La resolucin de un DAC es el recproco del nmero de escalones discretos en la

salida. Por supuesto, depende del nmero de bits de entrada. Por ejemplo, un DAC de 4, bits
tiene una resolucin de 1 entre 24 -1 (uno entre quince). Si se expresa como un porcentaje, ser
(1/15)100 = 6,67%. El nmero total de escalones discretos es igual a 2n - 1, donde n es el nmero
de bits. La resolucin tambin puede expresarse como el nmero de bits que se convierten.

-Precisin. La precisin es una comparacin entre la salida real de un DAC y la salida esperada.
Se expresa como un porcentaje de la tensin de salida a fondo de escala o mxima. Por ejemplo,
si la salida a fondo de escala de un convertidor es 10 V y la precisin es 0,1 %, entonces el
error mximo para cualquier tensin de salida es (10 V) (0,001) = 10mV. Idealmente, la
precisin debera ser, como mucho, 1/2 del bit menos significativo. Para un convertidor de 8
bits, el bit menos significativo es el 0,39% del valor a fondo de escala. La precisin debera ser
aproximadamente del 0,2%.

-Linealidad. Un error lineal es una desviacin de la salida ideal (una lnea recta) del DAC. Un
caso especial es el error de offset, que es la tensin de salida cuando los bits de entrada son todos
cero.

-Monotonicidad. Un DAC es monotnico si no produce escalones invertidos cuando se le aplica

secuencialmente su rango completo de bits de entrada.

-Tiempo de asentamiento. Normalmente, el tiempo de asentamiento se define como el tiempo

que tarda un DAC en quedar dentro de 1/2 LSB del valor final, cuando se produce un cambio
en el cdigo de entrada.

EJEMPLO 13.2
Determinar la resolucin de los siguientes dispositivos DAC, expresada en porcentaje

(a) DAC de 8 bits (b) DAC de 12 bits

Solucin
(a) Para el convertidor de 8 bits,
1 1
8
100 100 0 ,392%
2 1 255
(b) Para el convertidor de 12 bits,
1 1
12
100 100 0 ,0244%
2 1 4095

JGL
Universidad de Santiago de Chile 12
Facultad de Ingeniera

Un convertidor digital-analgico especfico

El DAC0808 es un ejemplo de un DAC en
escalera R/2R. En la Figura 13.12 se muestra su
diagrama de bloques. Este dispositivo opera
con una tensin de alimentacin continua Vcc
en el rango comprendido entre +4,5 V y +5,5 V
y una tensin VEE en el rango de -4,5 V a -16,5
V. La resolucin es de 8 bits, con un tiempo de
asentamiento de salida de 150 ns. El tiempo de
asentamiento es el tiempo que la salida
analgica tarda en estabilizarse despus de
haber aplicado la entrada digital. El DAC0808
puede conectarse directamente a dispositivos
TTL o CMOS y su precisin es del +0,19%.

En una aplicacin tpica, el DACO808 se conecta a un amplificador operacional, como se

muestra en la Figura 13.13, y la salida analgica se toma en dicho amplificador operacional. La
entrada + VREF establece la tensin de salida analgica. Por ejemplo, una tensin de referencia de
10 V da lugar a una tensin de salida mxima de 10 V, como se muestra en la figura.

9.3 . CONVERSIN ANALGICA-DIGITAL (A/D)

La conversin analgica-digital es el proceso por el cual una magnitud analgica se convierte a

formato digital. La conversin A/D es necesaria cuando se debe expresar en forma digital una
serie de magnitudes medidas, para procesarlas en una computadora, presentarlas en un display
o almacenarlas.
A continuacin, vamos a examinar varios tipos de convertidores analgico-digitales (ADC).
JGL
Universidad de Santiago de Chile 13
Facultad de Ingeniera

Convertidor analgico-digital flash (paralelo)

El mtodo flash utiliza comparadores que comparan una serie de tensiones de referencia con la
tensin de entrada analgica. Cuando la tensin analgica sobrepasa a la tensin de referencia de
un comparador determinado, se genera un nivel ALTO. La Figura 13.14 presenta un convertidor
de 3 bits que utiliza siete circuitos comparadores; no se necesita comparador para el caso de que
todas las comparaciones sean cero. En general, se requieren 2 n-1 comparadores para la
conversin a un cdigo binario de n bits. Una de las desventajas del ADC flash es el gran
nmero de comparadores necesarios para un nmero binario de tamao razonable. Su principal
ventaja es que tiene un tiempo de conversin rpido.

La tensin de referencia de cada comparador se establece mediante un circuito divisor de

tensin. La salida de cada comparador se conecta a una entrada del codificador de prioridad. El
codificador se muestrea mediante un impulso aplicado a la entrada de habilitacin, y el cdigo de
tres bits que representa el valor de la entrada analgica se presenta en las salidas del codificador.
El cdigo binario queda determinado por la entrada de mayor orden que se encuentre a nivel
ALTO.

La velocidad de muestreo determina la precisin con la que la secuencia de cdigos digitales

representa la entrada analgica del ADC. Cuanto ms muestras se toman en una determinada
unidad de tiempo, ms precisa es la seal digital que representa a la seal analgica.

JGL
Universidad de Santiago de Chile 14
Facultad de Ingeniera

Convertidor analgico-digital de rampa en escalera

El mtodo de rampa en escalera para la conversin A/D se conoce tambin como mtodo de
rampa digital o mtodo contador. Se emplea un DAC y un contador binario para generar el valor
digital correspondiente a una entrada analgica. La Figura 13.17 presenta un diagrama de este
tipo de convertidor.

Suponemos que el contador se inicializa en el estado RESET y la salida del DAC es cero. A
continuacin, suponemos que se aplica una tensin analgica a la entrada. Cuando se sobrepasa
la tensin de referencia (salida del DAC), el comparador conmuta su salida a nivel ALTO y
activa la puerta AND. Los impulsos de reloj hacen que el contador avance a travs de sus estados
binarios, produciendo una tensin de referencia en escalera a partir del DAC. El contador
contina pasando de un estado al siguiente, dando lugar sucesivamente a escalones ms altos en
la tensin de referencia. Cuando la tensin de referencia en escalera alcanza la tensin de entrada
analgica, la salida del comparador pasa a nivel BAJO y la puerta AND se desactiva, lo que hace
que cesen los impulsos de reloj y el contador se pare. El estado binario del contador en este
momento es igual al nmero de escalones de la tensin de referencia necesarios para hacer que
dicha tensin de referencia sea igual o mayor que la entrada analgica. Por supuesto, este
nmero binario representa el valor de la entrada analgica. La lgica de control carga la cuenta
binaria en los latches y pone a cero el contador, inicindose despus otra secuencia de cuenta
para muestrear el valor de entrada.

El mtodo de rampa en escalera es ms lento que el mtodo flash porque, en el caso peor de
entrada mxima, el contador debe pasar a travs del nmero mximo de estados antes de realizar
la conversin. Para una conversin de 8 bits, esto significa un mximo de 256 estados. La Figura
13.18 ilustra una secuencia de conversin con 4 bits. Obsrvese que, para cada muestra, el
contador debe contar desde cero hasta el escaln en el que la tensin de referencia alcanza a la
JGL
Universidad de Santiago de Chile 15
Facultad de Ingeniera

tensin de entrada analgica. El tiempo de conversin es variable, en funcin de la tensin

analgica.

Convertidor analgico-digital de seguimiento

El mtodo de seguimiento utiliza un contador ascendente/descendente y es ms rpido que el

mtodo de rampa digital, porque el contador no se pone a cero despus de cada muestreo, sino
que sigue a la entrada analgica. La Figura 13.19 muestra un tpico ADC de seguimiento de 8
bits.

Mientras que la tensin de referencia de salida es menor que la entrada analgica, la salida
del comparador permanece a nivel ALTO, poniendo el contador en modo ascendente (UP), lo
que da lugar a una secuencia ascendente de cuenta binaria. Esto hace que la tensin de salida en
escalera del DAC se incremente hasta que la rampa alcance el valor de la tensin de entrada.

Cuando la tensin de referencia es igual a la entrada analgica, la salida del comparador

conmuta a nivel BAJO y pone al contador en modo descendente (DOWN), haciendo que la
cuenta se decremente. Si la entrada analgica decrece, el contador continuar descendiendo a
travs de su secuencia y seguir de forma efectiva a la entrada. Si la entrada aumenta, el contador
volver al modo ascendente.

JGL
Universidad de Santiago de Chile 16
Facultad de Ingeniera

Cuando la entrada es constante, el contador desciende una vez cuando se alcanza la tensin
de entrada. Ahora, la salida de referencia es menor que la entrada analgica, y la salida del
comparador se pone a nivel ALTO, haciendo que el contador pase a modo ascendente. Tan
pronto como el contador asciende al estado correspondiente, la tensin de referencia se hace
mayor que la entrada, conmutando el comparador a nivel BAJO. Esto hace que el contador se
decremente una unidad. Esta accin de avance-retroceso contina mientras la entrada analgica
sea un valor constante, lo que origina una oscilacin de salida entre dos estados binarios. sta es
la desventaja de este tipo de convertidor.

La Figura 13.20 ilustra la accin de seguimiento de este tipo de ADC para una conversin
de 4 bits.

JGL
Universidad de Santiago de Chile 17
Facultad de Ingeniera

Convertidor analgico-digital de pendiente simple

A diferencia de los mtodos de rampa en escalera y seguimiento, el convertidor de pendiente

simple no requiere un DAC. Se utiliza un generador de rampa lineal para generar una tensin de
referencia de pendiente constante. En la Figura 13.21 se muestra un diagrama. Al comienzo del
ciclo de conversin, el contador est en estado RESET y la salida del generador de rampa es 0 V.
En esta situacin, la entrada analgica es mayor que la tensin de referencia y, por tanto, se
produce un nivel alto en la salida del comparador. Este nivel alto habilita la seal de reloj para el
contador y arranca el generador de rampa.

Supongamos que la pendiente de la rampa es 1 V/ms. La entrada aumentar hasta que sea
igual a la entrada analgica; en dicho momento la rampa se pone a cero y la cuenta binaria o
BCD se almacena en los latches mediante la lgica de control. Supongamos que la entrada
analgica es 2 V cuando se produce la igualdad de ambas seales. Esto significa que la rampa
tambin es 2 V y que han transcurrido 2 ms. Puesto que la salida del comparador durante 2 ms ha
estado a nivel ALTO, se ha permitido el paso de 200 impulsos de reloj a travs de la puerta del
contador (suponemos que la frecuencia de reloj es 100 kHz). Cuando se realiza la comparacin,
el contador est en el estado binario que representa el decimal 200. Aplicando la decodificacin
y escalado adecuados, este nmero binario se puede presentar en un display como 2,00 V. Este
concepto bsico es el que utilizan algunos voltmetros digitales.

Convertidor analgico-digital de doble pendiente

El funcionamiento del ADC de doble pendiente es similar al de pendiente simple, excepto en que
se utiliza una rampa de pendiente variable y otra de pendiente fija. Este tipo de convertidor se
utiliza comnmente en voltmetros digitales y otros tipos de instrumentos de medida.

JGL
Universidad de Santiago de Chile 18
Facultad de Ingeniera

Se utiliza un generador de rampa (integrador), A1, para generar la caracterstica de

pendiente doble. En la Figura 13.22 se presenta un esquema de un ADC de pendiente doble
como referencia.

La Figura 13.23 ilustra la conversin de pendiente doble. Comencemos suponiendo que el

contador est en estado RESET y la salida del integrador es cero. Ahora supongamos que se
aplica a la entrada una tensin de entrada positiva por medio del interruptor (SW), comandado
por la lgica de control. Puesto que la entrada inversora de A1 est a tierra virtual y suponiendo
que Vin es constante durante un periodo de tiempo, circular una corriente constante a travs de la
resistencia de entrada R y, por tanto, a travs del condensador C. El condensador C se cargar
linealmente ya que la corriente es constante y, como resultado, habr una rampa lineal negativa
de tensin en la salida de A1, como se muestra en la Figura 13.23(a).

Cuando el contador alcance un valor de cuenta especificado, se pondr a cero (RESET) y la

lgica de control conmutar a la tensin de referencia negativa (-VREF) aplicndola a la entrada
de A1, como muestra la Figura 13.23(b). En este instante, el condensador est cargado a una
tensin negativa (-V) proporcional a la tensin analgica de entrada.

JGL
Universidad de Santiago de Chile 19
Facultad de Ingeniera

A continuacin, el condensador se descarga linealmente debido a la corriente constante

procedente de -VREF como ilustra la Figura 13.23(c). Esta descarga lineal produce una rampa
positiva en la salida de A1, cuyo valor inicial es -V y que tiene una pendiente constante,
independiente de la tensin de carga. A medida que el condensador se descarga, el contador
avanza desde su estado de RESET. El tiempo que tarda el condensador en descargarse hasta 0 V
depende de la tensin inicial -V (proporcional a Vin) puesto que la velocidad (pendiente) de
descarga es constante. Cuando la tensin de salida del integrador (A1) alcanza el valor cero, el
comparador A2 conmuta al estado BAJO e inhabilita la seal de reloj aplicada al contador. La
cuenta binaria se almacena en los latches, completando un ciclo de conversin. La cuenta binaria
es proporcional a Vin ya que el tiempo que tarda el condensador en descargarse slo depende de -
V, y el contador registra este intervalo de tiempo.

Convertidor analgico-digital por aproximaciones sucesivas

Quizs el mtodo de conversin A/D ms ampliamente utilizado es el de las aproximaciones

sucesivas. Tiene un tiempo de conversin mucho menor que los otros mtodos, a excepcin del
mtodo flash. Asimismo, el tiempo de conversin es fijo para cualquier valor de la entrada
JGL
Universidad de Santiago de Chile 20
Facultad de Ingeniera

analgica.

La Figura 13.24 muestra un diagrama de bloques bsico de un ADC por aproximaciones

sucesivas de 4 bits. Est formado por un DAC, un registro de aproximaciones sucesivas (SAR,
successive-approximation register) y un comparador. Su funcionamiento bsico es el siguiente:
los bits de entrada al DAC se habilitan (se ponen a 1) de uno en uno sucesivamente, comenzando
por el bit ms significativo (MSB). Cada vez que se habilita un bit, el comparador produce una
salida que indica si la tensin analgica de entrada es mayor o menor que la salida del DAC. Si
la salida del DAC es mayor que la entrada analgica, la salida del comparador est a nivel
BAJO, haciendo que el bit en el registro pase a cero. Si la salida es menor que la entrada
analgica, el bit 1 se mantiene en el registro. El sistema realiza esta operacin con el MSB pri-
mero, luego con el siguiente bit ms significativo, despus con el siguiente, y as sucesivamente.
Despus de que todos los bits del DAC hayan sido aplicados, el ciclo de conversin estar
completo.

Para comprender mejor el funcionamiento del ADC por aproximaciones sucesivas, vamos a
realizar un ejemplo especfico de una conversin de 4 bits. La Figura 13.25 ilustra la conversin
paso a paso de una tensin analgica de entrada constante (en este caso, 5,1 V). Suponemos que
el DAC tiene las siguientes caractersticas de salida: V out = 8 V para el bit 23 (MSB), Vout = 4 V
para el bit 22, Vout = 2 V para el bit 21 y Vout = 1 V para el bit 20 (LSB).

La Figura 13.25(a) muestra el primer paso del ciclo de conversin con el MSB = 1. La
salida del DAC es 8 V. Puesto que es mayor que la entrada analgica de 5,1 V, la salida del
comparador est a nivel BAJO, lo que hace que el MSB del SAR se ponga a O.

JGL
Universidad de Santiago de Chile 21
Facultad de Ingeniera

La Figura 13.25(b) muestra el segundo paso del ciclo de conversin, con el bit 2 2 igual a 1.

La salida del DAC es 4 V. Puesto que es menor que la entrada analgica de 5,1 V, la salida del
comparador conmuta a nivel ALTO, lo que hace que este bit se mantenga en el SAR.

La Figura l3.25(c) muestra el tercer paso del ciclo de conversin, con el bit 2 1 igual a l. La
salida del DAC es 6 V, ya que los bits de entrada 2 2 y 21 estn a 1; 4 V + 2 V = 6 V. Puesto que
es mayor que la entrada analgica de 5,1 V, la salida del comparador conmuta a nivel BAJO, lo
que hace que este bit se ponga a cero.

La Figura 13.25(d) muestra el cuarto y ltimo paso del ciclo de conversin, con el bit 2
igual a 1. La salida del DAC es 5 V, ya que los bits de entrada 22 y 2 estn a 1;4V+1V=5v.

Se han probado los cuatro bits, y el ciclo de conversin ha sido completado. En este
momento, el cdigo binario almacenado en el registro es 0101, que es aproximadamente el valor
binario de la entrada analgica de 5,1 V. Ms bits producirn un resultado an ms preciso. A
continuacin, se inicia un nuevo ciclo de conversin y el proceso se repite. El SAR se borra al
comienzo de cada nuevo ciclo.

Un convertidor analgico-digital especfico

El ADCO804 es un ejemplo de ADC por aproximaciones sucesivas. En la Figura 13.26 se

presenta el diagrama de bloques. Este dispositivo funciona con una alimentacin de +5 V y tiene
una resolucin de ocho bits, con un tiempo de conversin de 100 s. Tambin garantiza la
caracterstica de monotonicidad y dispone de un generador de reloj interno. Las salidas de datos
triestado sirven para realizar la interfaz con el sistema de buses de un microprocesador.

El funcionamiento bsico del dispositivo es el siguiente. El ADCO804 contiene el

equivalente a una red DAC de 256 resistencias. La lgica de aproximaciones sucesivas
secuencia la red para adaptar la tensin analgica de entrada diferencial (Vin+ - Vin-) a una salida
de la red resistiva. En primer lugar, se comprueba el MSB. Despus de realizar ocho
JGL
Universidad de Santiago de Chile 22
Facultad de Ingeniera

comparaciones (sesenta y cuatro periodos de reloj), un cdigo binario de 8 bits se transfiere a los
latches de salida y la salida de interrupcin ( INTR ) pasa a nivel BAJO. El dispositivo puede
funcionar en modo de conversin libre (free-running), conectando la salida INTR a la entrada de
escritura ( WR ) y manteniendo la entrada de inicio de conversin, CS , a nivel BAJO. Para

garantizar una adecuada inicializacin bajo todas las posibles condiciones, se requiere un nivel
BAJO en la entrada WR durante el ciclo de conexin de la alimentacin. A partir de ah, si se
pone CS a nivel bajo en cualquier instante, se interrumpir el proceso de conversin.

Cuando la entrada WR pasa a nivel BAJO, el registro de aproximaciones sucesivas (SAR)

interno y el registro de desplazamiento de 8 bits se ponen a cero. Mientras CS y WR
permanezcan a nivel BAJO, el ADC permanecer en estado de RESET. El periodo de conversin
se inicia de uno a ocho periodos de reloj despus de que CS o WR hagan una transicin de nivel
BAJO a nivel ALTO.

Cuando ambas entradas CS y RD estn a nivel BAJO, el latch de salida triestado se

habilita y el cdigo de salida se aplica a las lneas D0 a D7. Cuando la entrada CS o la entrada
RD pasan a nivel ALTO, las salidas D0 a D7 se desactivan.

9.4 . LOCALIZACiN DE AVERIAS EN LOS CONVERTIDORES

DAC y ADC

Las pruebas bsicas de los convertidores DAC y ADC incluyen la comprobacin de sus
caractersticas de funcionamiento, tales como monotonicidad, offset, linealidad y ganancia, as
JGL
Universidad de Santiago de Chile 23
Facultad de Ingeniera

como la comprobacin de la existencia de cdigos incorrectos o ausentes. En esta seccin, se

introducen los fundamentos para probar estas interfaces analgicas
Comprobacin de los convertidores digital-analgicos

En la Figura 13.27 se ilustra el concepto de comprobacin de un DAC. En este mtodo bsico, se

aplica a las entradas una secuencia de cdigos binarios, y se observa la salida resultante. La
secuencia de cdigos binarios abarca todo el rango completo de valores de 0 a 2 n -1 en orden
ascendente, siendo n el nmero de bits.

La salida ideal es, como se indica, una escalera recta. Cuanto mayor es el nmero de bits del
cdigo binario, mejor es la resolucin. Es decir, cuantos ms escalones discretos hay, ms se
aproxima la salida a una rampa lineal.

Errores de la conversin D/A

En la Figura 13.28 se muestran diversos errores potenciales de la conversin D/A. En la figura se
utiliza una conversin de cuatro bits, con el fin de ilustrar estos errores. Una conversin de 4 bits
produce quince escalones discretos. Cada una de las grficas de la figura incluye la rampa en
escalera ideal, para comparada con las salidas que presentan fallos.

No monotonicidad. Los escalones en sentido inverso de la Figura 13.28(a) indican un

JGL
Universidad de Santiago de Chile 24
Facultad de Ingeniera

funcionamiento no monotnico, que es una forma de no linealidad. En este caso particular, el

error se produce porque el bit 21 del cdigo binario se interpreta como un 0 constante. Es decir,
un cortocircuito hace que la lnea de entrada del bit permanezca a nivel BAJO.

No linealidad diferencial. La Figura 13.28(b) ilustra la no linealidad diferencial, en la que la

amplitud del escaln es menor de lo que debera ser para ciertos cdigos de entrada. Esta salida
en concreto podra ser producida por el peso insuficiente del bit 2 2, debido a un fallo de la
resistencia de entrada. Tambin podra haber escalones con amplitudes mayores que la normal, si
un peso en particular fuera mayor de lo que debera ser.

Baja y alta ganancia. En la Figura 13.28(c) se ilustran los errores de alta y baja ganancia. En el
caso de baja ganancia, todas las amplitudes de los escalones son menores que la ideal. En el caso
de alta ganancia, todas las amplitudes de los escalones son mayores que la ideal. Esta situacin
puede deberse a un fallo de la resistencia de realimentacin en el circuito del amplificador
operacional.
Error de offset. En la Figura 13.28(d) se ilustra el error de offset. Obsrvese que, cuando la
entrada binaria es 0000, la tensin de salida no es cero, y este valor de offset es el mismo para
todos los escalones de la conversin. En esta situacin, un fallo del amplificador operacional
puede ser el culpable.

Comprobacin de los convertidores analgico-digitales

En la Figura 13.30 se muestra un mtodo para probar los convertidores ADC. Se utiliza un DAC
como parte del equipo de pruebas, para convertir la salida del ADC de nuevo a formato
analgico, con el fin de comparada con la seal de entrada de prueba.

A la entrada del ADC se aplica una entrada de prueba en forma de rampa lineal. La secuencia
binaria de salida resultante se aplica entonces al DAC y se convierte en una rampa escalonada.
Las rampas de entrada y salida se comparan, en busca de cualquier desviacin.

Errores de la conversin A/D

De nuevo utilizamos una conversin de 4 bits para ilustrar los principios. Supongamos que la
entrada de prueba es una rampa lineal ideal.

Cdigo ausente. La salida en escalera de la Figura 13.31(a) indica que el cdigo 1001 no aparece
en la salida del ADC. Obsrvese que el valor 1000 permanece durante dos intervalos y que la
salida salta al valor 1010.
JGL
Universidad de Santiago de Chile 25
Facultad de Ingeniera

En el convertidor flash, por ejemplo, un fallo en un comparador puede ser la causa del error
de omisin de cdigo

Cdigos incorrectos. La salida en escalera de la Figura 13.31 (b) indica que varias de las
palabras en cdigo binario que salen del ADC son incorrectas. Un anlisis indica que, en este
caso concreto, la lnea del bit 21 permanece en estado BAJO (0).

Offset. En la Figura 13.31(c) se presenta la condicin de offset. En esta situacin, el ADC

interpreta que la tensin analgica de entrada es mayor que su valor real. Probablemente, este
error se debe a un fallo del circuito comparador.

JGL