Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Apuntes de Automatismos Programables PDF
Apuntes de Automatismos Programables PDF
____________________________________________________________________________________
AUTOMATISMOS
1 INTRODUCCIN
1.1 Definicin de automatizacin
1.2 Introduccin
2 EL PROCESO TCNICO
2.1 Procesos continuos
2.2 Procesos discretos
2.3 Procesos discontinuos o por lotes
4 OPCIONES TECNOLGICAS
4.1 Lgica cableada
4.2 Lgica programada
4.3 Organigramas para desarrollar el control de un proceso
4.4 Fases de estudio en la elaboracin de un automatismo
1 LGICA DE CONTACTOS
1.1 Elementos de entrada
1.2 Elementos de salida
1.3 Asociacin de elementos
1.3.1 Funcin lgica O
1.3.2 Funcin lgica Y
1.3.3 Funcin O lgica de funciones Y
1.3.4 Funcin Y lgica de funciones O
2 LGICA DE FUNCIONES
2.1 Funcin "O" u "OR" ( Suma lgica )
2.2 Funcin "Y" O "AND" ( Producto lgico )
2.3 Funcin NOT ( Negacin, inversin o complemento )
2.4 Funcin NOR ( NO-O )
2.5 Funcin NAND ( NO - Y )
2.6 Funcin OR - Exclusiva ( XOR )
2.7 Funcin NOR - Exclusiva ( XNOR )
2.8 Funcin IGUALDAD
____________________________________________________________________________________
ndice pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
3 LGICA NEUMTICA
3.1 Funcin "O" u "OR" ( Vlvula selectora de circuito )
3.2 Funcin "Y" O "AND" ( Vlvula de simultaneidad )
3.3 Funcin NO ( Negacin, inversin o complemento )
3.4 Funcin NOR ( NO-O )
3.5 Funcin NAND ( NO - Y )
3.6 Funcin OR - Exclusiva ( XOR )
3.7 Funcin NOR - Exclusiva ( XNOR )
3.8 Funcin IGUALDAD
4 IMPLEMENTACIN DE FUNCIONES
4.1 Implementacin de funciones lgicas con contactos
4.2 Implementacin de funciones con puertas lgicas
4.2.1 Implementacin de funciones con puertas NAND
4.2.2 Implementacin de funciones con puertas NOR
4.3 Implementacin de funciones con elementos neumticos
2 TEOREMA DE DE MORGAN
5 SIMPLIFICACIN DE FUNCIONES
5.1 Mtodo algebraico
5.2 Mtodos tabulares de simplificacin
5.2.1 Tablas de Karnaugh
Simplificacin de ecuaciones en tablas de Karnaugh
Estados indiferentes
Azares o " Aleas tecnolgicas "
5.2.2 Tablas de Quine-McCluskey
TEMA 4 : GRAFCET
1 INTRODUCCIN
2 EL GRAFCET
2.1 Principios bsicos
____________________________________________________________________________________
ndice pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
4 CONDICIONES EVOLUTIVAS
5 ESTRUCTURAS EN EL GRAFCET
5.1 Estructuras bsicas
Secuencia nica
Secuencias paralelas
5.2 Estructuras Lgicas
Divergencia en OR
Convergencia en OR
Posibilidades de utilizacin de estas estructuras
Divergencia en AND
Convergencia en AND
Saltos condicionales. Retencin de secuencia
Repeticin de secuencias. Concepto de macroetapa
5.3 Situaciones Especiales
5.3.1 Evoluciones simultneas
5.3.2 Acciones y receptividades temporizadas
5.3.3 Transiciones temporizadas
5.3.4 Accin mantenida
1 INTRODUCCIN
____________________________________________________________________________________
ndice pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
ndice pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
AND
BID
CFM
CMP
CPL
DEB
DEC
EXOR
INC
INV
JMP TO
LOAD...TO
NOP
OR
PSE
RESET
ROL
ROR
SET
SHIFT
SHL
SHR
SWAP
5 TEMPORIZADORES
5.1 El temporizador
5.2 Funcionamiento de un temporizador
5.3 Utilizacin de un temporizador
5.3.1 Inicializacin de un preselector de temporizador
Ejemplo: Inicializacin de un Preselector de Temporizador con una base de tiempo
Ejemplo : Inicializacin de un Preselector de Temporizador sin una base de tiempo
5.3.2 Activacin de un temporizador
5.3.3 Interrogacin del estado de un temporizador
5.3.4 Paro de un temporizador
5.4 Ejemplos
5.4.1 Retardo de la conexin
5.4.2 Retardo de la desconexin
5.4.3 Impulso de temporizacin
5.4.4 Impulso de desconexin
____________________________________________________________________________________
ndice pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
6 CONTADORES
6.1 Generalidades
6.1.1 Contadores de hardware
6.1.2 Contadores rpidos
6.1.3 Indicacin del estado efectivo del contador
6.1.4 Mtodo multiplexor
6.1.5 Programa para visualizar el estado del contador
7 UTILIZACIN DE REGISTROS
7.1 EJEMPLOS
Utilizacin de Registros en la parte condicional de una frase
Utilizacin de Registros en la parte ejecutiva de una frase
____________________________________________________________________________________
ndice pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
10 DETECCIN DE FLANCOS
10.1 Flancos
10.1.1 Flancos positivos y negativos
10.2 Recordador de flancos
10.3 Programacin de la evaluacin de flancos positivos y negativos
11 MULTITAREA
11.1 Funcionamiento automtico y manual
11.2 Funciones
11.3 Realizacin con orden de salto ( recuperacin de subprogramas )
11.3.1 rdenes de salto / rdenes de salto hacia atrs
12 PROGRAMAS DE EJEMPLO
Ejemplo 1.
Completamente secuencial
Ejemplo 2.
Principalmente secuencial con algunas acciones aleatorias
Ejemplo 3.
Acciones completamente aleatorias
Ejemplo 4.
Secuencias mltiples y acciones aleatorias
Mquina Transfer rotativa multi-estacin
____________________________________________________________________________________
ndice pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Introduccin a los automatismos pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
Firmado digitalmente
por JMGO
Nombre de
JMGO
reconocimiento (DN):
cn=JMGO,
o=EDUCACION,
ou=ELECTRICIDAD/EL
ECTRONICA, c=ES
Firma no Fecha: 2003.11.11
verificada 12:00:21 +01'00'
____________________________________________________________________________________
Introduccin a los automatismos pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
1 INTRODUCCIN
1.2 Introduccin
Sin embargo, desde los aos 60, debido a la alta competitividad empresarial y a la
internacionalizacin creciente de los mercados, estos objetivos han sido ampliamente
incrementados.
Esto obliga a mantener medios de produccin adecuados que posean una gran
flexibilidad y puedan modificar oportunamente la estrategia de produccin.
____________________________________________________________________________________
Introduccin a los automatismos pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
2 EL PROCESO TCNICO
Conversin
Transporte
Material Material
Informacin Informacin
____________________________________________________________________________________
Introduccin a los automatismos pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
* Procesos de transformacin
* Procesos de fabricacin
* Procesos de distribucin
* Procesos de medicin y de verificacin
* Continuos
* Discontinuos o por lotes
* Discretos
____________________________________________________________________________________
Introduccin a los automatismos pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
FLUIDO DE
CONTROL
PERDIDAS DE
CALOR
SELECTOR DE SENSOR DE
TEMPERATURA TEMPERATURA EN
DE REFERENCIA INSTALACIN
SENSORES
OPERARIO
Selecciona la temperatura
____________________________________________________________________________________
Introduccin a los automatismos pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
* Realizar el taladro A
* Realizar el taladro B
* Evacuar la pieza
S1
S1 C3 A B
C1 S2
S2
S1 M2
C2
M1 S2
C4
S2 S1
A
C5
M3
S1 C4
S2
S2 S1
C5
____________________________________________________________________________________
Introduccin a los automatismos pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
Cada uno de estos estados supone a su vez una serie de activaciones y desactivaciones
de los actuadores ( motores y cilindros neumticos ), que se producirn en funcin de :
B B
C D E
A
B B
C D E
Se reciben a la entrada del proceso las cantidades de las diferentes piezas discretas que
se necesitan para realizar el proceso. Sobre este conjunto se realizan las operaciones
necesarias para producir un producto acabado o un producto intermedio listo para un
procesamiento posterior.
Por ejemplo, se trata de formar una pieza de una mquina partiendo de las piezas
representadas en la figura, que se han obtenido a partir de una serie de procesos
discretos. Las piezas se ensamblarn como se indica en la figura; una vez colocadas se
remacharn los cilindros superiores de las piezas C, D y E de forma que pueda
obtenerse la pieza terminada.
____________________________________________________________________________________
Introduccin a los automatismos pg. 8
Sistemas de control secuencial
____________________________________________________________________________________
* Posicionar piezas C, D y E
* Posicionar piezas B
* Posicionar pieza A
* Remachar los cilindros superiores de C, D y E
* Seales de sensores
* Variables de estados anteriores
OPERARIO SISTEMA
- Consignas DE ACTUADORES
- rdenes CONTROL
PRODUCTO PRODUCTO
DE PROCESO
TERMINADO
ENTRADA
El sistema de control no recibe la confirmacin de que las acciones que a travs de los
actuadores se han de realizar sobre el proceso, se hayan ejecutado correctamente.
____________________________________________________________________________________
Introduccin a los automatismos pg. 9
Sistemas de control secuencial
____________________________________________________________________________________
OPERARIO SISTEMA
- Consignas DE ACTUADOR
- rdenes CONTROL
PRODUCTO PRODUCTO
DE PROCESO
TERMINADO
ENTRADA
SENSORES
4 OPCIONES TECNOLGICAS
____________________________________________________________________________________
Introduccin a los automatismos pg. 10
Sistemas de control secuencial
____________________________________________________________________________________
CLASIFICACIN
TECNOLGICA
Rels Electrnica
Computador
esttica
____________________________________________________________________________________
Introduccin a los automatismos pg. 11
Sistemas de control secuencial
____________________________________________________________________________________
* Gran flexibilidad
* Posibilidad de clculo cientfico e implementacin de tareas complejas de control
de procesos, comunicaciones y gestin
Inicio
Determinacin de tiempos
Puesta en funcionamiento
Fin
____________________________________________________________________________________
Introduccin a los automatismos pg. 12
Sistemas de control secuencial
____________________________________________________________________________________
Inicio
Documentacin
del proceso
* Memoria de func.
* Planos, etc.
Esquema de conexionado de
E/S del autmata
Puesta en modo RUN
Montajes
Proceso a controlar
Fin
____________________________________________________________________________________
Introduccin a los automatismos pg. 13
Sistemas de control secuencial
____________________________________________________________________________________
Inicio
Toma de decisiones
DECISIN
FINAL
Lgica Lgica
cableada programada
Fin
____________________________________________________________________________________
Introduccin a los automatismos pg. 14
Sistemas de control secuencial
____________________________________________________________________________________
a) Estudio previo
b) Estudio tcnico-econmico
c) Decisin final
Los parmetros que se deben valorar para una decisin correcta pueden ser muchos y
variados, algunos de los cuales sern especficos del problema concreto que se va a
resolver, pero otros sern comunes, tales como los siguientes :
Una vez realizado este anlisis solo queda adoptar la solucin final elegida.
____________________________________________________________________________________
Introduccin a los automatismos pg. 15
Sistemas de control secuencial
____________________________________________________________________________________
Con frecuencia los controladores lgicos son sistemas que requieren la memorizacin
de variables de entrada en forma de estado interno, de manera que se puedan tomar
decisiones lgicas en un instante determinado, en funcin de secuencias de los valores
de las variables de entrada en el pasado. Por ello disponemos de una serie de variables
provenientes de consignas de mando, lecturas efectuadas por los captadores o bien,
variables de estado. Dichas funciones lgicas pueden ser representadas por un conjunto
de ecuaciones booleanas de la forma :
ST = f1 ( ET . QT )
Q ( T + T ) = f2 ( ET . QT )
Donde la primera ecuacin ST representa las salidas del circuito como combinacin de
las variables de entrada e internas y Q (T + T ) representa la actualizacin del estado
interno
ST = f ( ET )
Por tanto, la salida de un automatismo de lgica combinacional, depende nica y
exclusivamente de la combinacin de las variables de entrada ( ET )
____________________________________________________________________________________
Introduccin a los automatismos pg. 16
Sistemas de control secuencial
____________________________________________________________________________________
CONTROLADOR
Variables de salida
Variables de entrada SECUENCIAL
Yo...Yn
Xo...Xn ASNCRONO
Estados
Eo+1...En+1
Clulas de
Memoria
PROCESO
Estados Eo...En
____________________________________________________________________________________
Introduccin a los automatismos pg. 17
Sistemas de control secuencial
____________________________________________________________________________________
Las clulas de memoria que almacenan las variables de entrada se activan todas, de
forma conjunta con la seal de reloj, permitiendo el paso al circuito combinacional de
las Xn variables; las clulas que almacenan las variables asociadas a los estados se
activan mediante la seal del contador de forma individual; a cada impulso de la seal
de reloj, el contador se incrementa en una unidad permitiendo el acceso a una sola
clula
Variables de
entrada CONTROLADOR SECUENCIAL Variables de salida
SNCRONO Yo...Yn
Xo...Xn
Clulas de
Memoria Sistema
Sensores Actuadores
Lect. paralelo Combinacional
Clulas de
Memoria
Lect. serie
Reloj Contador
PROCESO
____________________________________________________________________________________
Introduccin a los automatismos pg. 18
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Introduccin a los automatismos pg. 19
Sistemas de control secuencial
_____________________________________________________________________________________
_____________________________________________________________________________________
Representacin de los automatismos pg.1
Sistemas de control secuencial
_____________________________________________________________________________________
_____________________________________________________________________________________
Representacin de los automatismos pg.2
Sistemas de control secuencial
_____________________________________________________________________________________
1 LGICA DE CONTACTOS
FUNCIN Y O Complemento
Nemnicos AND OR
Representacin
. + X
Booleana
Norma CEI
Norma
&
Francesa
Norma
NEMA
DIN 40713 16
_____________________________________________________________________________________
Representacin de los automatismos pg.3
Sistemas de control secuencial
_____________________________________________________________________________________
Los elementos de entrada pueden ser pulsadores, interruptores, captadores tales como
finales de carrera, detectores de proximidad, etc. Son los dispositivos fsicos mediante
los cuales el automatismo realiza la observacin de las variables de entrada. Por tanto,
se debe asociar a dichos elementos las variables de entrada de cuya combinacin
resultar una funcin lgica que activar o no la salida correspondiente.
Yo Yo Yo
Variable de salida
_____________________________________________________________________________________
Representacin de los automatismos pg.4
Sistemas de control secuencial
_____________________________________________________________________________________
a1
y
a2
a3
y = a1 + a2 + a3
a1 a2 a3 y
y = a1 . a2 . a3
a1 a2 a3
y
a4 a5 a6
y = ( a1 . a2 . a3 ) + ( a4 . a5 . a6 )
_____________________________________________________________________________________
Representacin de los automatismos pg.5
Sistemas de control secuencial
_____________________________________________________________________________________
a1 a3
a2 a4
y = ( a1 + a2 ) . ( a3 + a4 )
2 Lgica de funciones
Los sistemas digitales se caracterizan por funcionar de modo binario, es decir, emplean
dispositivos mediante los cuales solo son posibles dos estados. Por tanto, al transistor
solo le vamos a permitir trabajar en la zona de corte o en la de saturacin, nunca en la
zona activa ( ideal para el uso del transistor como amplificador ). Esta naturaleza
biestable ( todo - nada ) o nivel alto - nivel bajo de muchos dispositivos industriales
hace posible tratar su funcin mediante un clculo matemtico que solo opere con dos
valores "0" y "1"
Lgica positiva : Cuando el estado alto coincide con el "1" lgico y el estado
bajo con el "0" lgico
Lgica negativa : Cuando el estado alto coincide con el "0" lgico y el estado
bajo con el "1" lgico
El desarrollo de los distintos bloques lgicos se puede realizar con elementos de alguna
de las siguientes familias lgicas :
_____________________________________________________________________________________
Representacin de los automatismos pg.6
Sistemas de control secuencial
_____________________________________________________________________________________
S=A+B
Los smbolos ms generalizados para la representacin de la funcin lgica "OR " son :
S=A+B A S=A+B+C
A 1 B
B C
Tabla de verdad
S=AB
A S=AB A S=ABC
& B
B C
_____________________________________________________________________________________
Representacin de los automatismos pg.7
Sistemas de control secuencial
_____________________________________________________________________________________
A B C S
0 0 0 0
0 0 1 0
Tabla de verdad 0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Si A = 1, ser A = 0
S=A
Si A = 0, ser A = 1
A A A A
A S
Tabla de verdad 0 1
1 0
A S=A+B
S= A+B=AB 1
B
A B S
0 0 1
A S=A+B
Tabla de verdad 0 1 0
1 0 0 B
1 1 0
_____________________________________________________________________________________
Representacin de los automatismos pg.8
Sistemas de control secuencial
_____________________________________________________________________________________
S= AB=A+B
A S=AB A S=AB
&
B B
A S=AB
B
A B S
0 0 1
Tabla de verdad 0 1 1
1 0 1
1 1 0
S= AB=AB+AB
A S=A + B A S=A + B
=1
B B
A B S
0 0 0
Tabla de verdad 0 1 1
1 0 1
1 1 0
_____________________________________________________________________________________
Representacin de los automatismos pg.9
Sistemas de control secuencial
_____________________________________________________________________________________
S= A~B=AB+AB
A S=A B
B
A B S
0 0 1
Tabla de verdad 0 1 0
1 0 0
1 1 1
Se trata de una puerta lgica de igualdad, lo que quiere decir que su salida siempre
tiene el mismo valor que su entrada. Es utilizada como amplificador digital
S= A
A S A S
A S
Tabla de verdad 0 0
1 1
3 LGICA NEUMTICA
_____________________________________________________________________________________
Representacin de los automatismos pg.10
Sistemas de control secuencial
_____________________________________________________________________________________
S=A+B
Los smbolos ms generalizados para la representacin de la funcin lgica "OR " son :
S=A+B A S=A+B+C
A 1 B
B C
2 (A)
12 ( X ) 14 ( Y )
A B S
0 0 0
Tabla de verdad 0 1 1
1 0 1
1 1 1
1.0
2
12 14
1.6
2 2
1.2 1.4
1 3 1 3
_____________________________________________________________________________________
Representacin de los automatismos pg.11
Sistemas de control secuencial
_____________________________________________________________________________________
Si se desea llevar varias seales hacia la misma salida, es necesario conectar vlvulas
selectoras en paralelo ( ya que siempre existen solo dos entradas por vlvula )
Nv = Ne - 1 Ne = n de seales de entrada
Posibilidad A S
2
12 14
2 2
12 14 12 14
e1 e2 e3 e4
Posibilidad B
S
2
12 14
2
12 14
2
12 14
e1 e2 e3 e4
_____________________________________________________________________________________
Representacin de los automatismos pg.12
Sistemas de control secuencial
_____________________________________________________________________________________
S=AB
A S=AB A S=ABC
& B
B
C
2
12 14
A B S
0 0 0
Tabla de verdad 0 1 0
1 0 0
1 1 1
1.4
1 3
1.2
1 3
Ventajas : Coste ms bajo de elementos, solucin ms econmica
_____________________________________________________________________________________
Representacin de los automatismos pg.13
Sistemas de control secuencial
_____________________________________________________________________________________
S
2
12 14
1.6
2 2
1.2 1.4
1 3 1 3
Ventajas : Las seales de las vlvulas 1.2 y 1.4 pueden co-utilizarse a voluntad en
otras combinaciones de seales, ya que ambos rganos de seal quedan
abastecidos directamente con energa. Ambas lneas de seal pueden
llevarse por el trecho ms corto a la vlvula de simultaneidad 1.6
S
2
1.6 1 3
2 2
1.2 1 3 1.4 1 3
Cuando en la prctica hace falta una operacin Y con ms de dos entradas, rige
anlogamente lo mismo que en el accionamiento de vlvulas selectoras de circuito.
_____________________________________________________________________________________
Representacin de los automatismos pg.14
Sistemas de control secuencial
_____________________________________________________________________________________
Posibilidad a
S
2
12 14
2 2
12 14 12 14
2
12 14
e1 e2 e3 e4 e5
Posibilidad b S
2
12 14
2
12 14
2
12 14
2
12 14
e1 e2 e3 e4 e5
_____________________________________________________________________________________
Representacin de los automatismos pg.15
Sistemas de control secuencial
_____________________________________________________________________________________
1.3
1.0
4 2
12 14
1.1 1 3
2
12 14
1.6
2 2 2
1.2 1.4 1.3
1 3 1 3 1 3
Si A = 1, ser A = 0
S=A
Si A = 0, ser A = 1
A A A A
2
10
A Vlvula de 3 vias abierta en reposo
1 3
_____________________________________________________________________________________
Representacin de los automatismos pg.16
Sistemas de control secuencial
_____________________________________________________________________________________
S S
A S
Tabla de verdad 0 1
1 0
Bocina 1.0
1.1 2
10
1 3
1.2 2
1 3
A S=A+B
S= A+B=AB 1
B
A B S
0 0 1
A S=A+B
Tabla de verdad 0 1 0
1 0 0 B
1 1 0
_____________________________________________________________________________________
Representacin de los automatismos pg.17
Sistemas de control secuencial
_____________________________________________________________________________________
2
10
1 3
2
12 14
A B
S= AB=A+B
A S=AB A S=AB
&
B B
A B S
0 0 1
Tabla de verdad 0 1 1
1 0 1
1 1 0
1 3 1 3
2 2
12 14
A B A
1 3
B
_____________________________________________________________________________________
Representacin de los automatismos pg.18
Sistemas de control secuencial
_____________________________________________________________________________________
S= AB=AB+AB
A S=A + B A S=A + B
=1
B B
A B S
0 0 0
Tabla de verdad 0 1 1
1 0 1
1 1 0
2 1 3
12 14
2
10
1 3
2
1 3
A B
_____________________________________________________________________________________
Representacin de los automatismos pg.19
Sistemas de control secuencial
_____________________________________________________________________________________
S= A~B=AB+AB
A S=A B
B
A B S
0 0 1
Tabla de verdad 0 1 0
1 0 0
1 1 1
Con elementos neumticos, la funcin XNOR se puede realizar con el siguiente montaje
2
12 14
2 2
10 10
1 3 1 3
2
12 14
A B
_____________________________________________________________________________________
Representacin de los automatismos pg.20
Sistemas de control secuencial
_____________________________________________________________________________________
S= A
A S A S
A S
Tabla de verdad 0 0
1 1
En neumtica, la funcin igualdad puede obtenerse, bien con una clula lgica o bien
utilizando una vlvula 3/2 vas cerrada en reposo, tal como se indica en la siguiente
figura
2
10
A Vlvula de 3 vias cerrada en reposo
1 3
= S=A
( regenerado )
_____________________________________________________________________________________
Representacin de los automatismos pg.21
Sistemas de control secuencial
_____________________________________________________________________________________
4 IMPLEMENTACIN DE FUNCIONES
A+B+C=ABC
S=A.B.(C+D)
Solucin : Cuando se implementa un circuito slo con pulsadores, cada una de las
variables de entrada estar representada por un pulsador que, segn se
encuentre negada o no, corresponder a un pulsador normalmente cerrado o
normalmente abierto
_____________________________________________________________________________________
Representacin de los automatismos pg.22
Sistemas de control secuencial
_____________________________________________________________________________________
B
C
Receptor S
A D
Alimentacin
_____________________________________________________________________________________
Representacin de los automatismos pg.23
Sistemas de control secuencial
_____________________________________________________________________________________
a S a S a S
a
a a
S b S S
b
b
a
a a
S S S
b b
b
a
a
S S
b
b
a
a
S S
b
b
El proceso es el siguiente :
1.- Una vez obtenida la expresin correspondiente del problema, se realiza a
todo el conjunto una doble inversin o negacin
2.- Si en la expresin resultante existe algn producto, las dos negaciones
deben dejarse tal cual. Si por el contrario, es una suma, aplicaremos el
teorema de De Morgan sobre dicha suma
3.- Se continua realizando el proceso anterior hasta la obtencin de una funcin
compuesta exclusivamente por productos negados.
_____________________________________________________________________________________
Representacin de los automatismos pg.24
Sistemas de control secuencial
_____________________________________________________________________________________
S = a + b ............ ( 1 ) S = a b............... ( 2 ) y ( 3 )
El proceso es el siguiente :
1.- Una vez obtenida la expresin correspondiente del problema, se realiza a
todo el conjunto una doble inversin o negacin
2.- Si en la expresin resultante existe alguna suma, las dos negaciones deben
dejarse tal cual. Si por el contrario, es un producto, aplicaremos el teorema
de De Morgan sobre dicho producto
3.- Se continua realizando el proceso anterior hasta la obtencin de una funcin
compuesta exclusivamente por sumas negadas.
Funcin Y ----------- S = a b
S = a + b ............ ( 1 ) S = a b............... ( 2 ) y ( 3 )
_____________________________________________________________________________________
Representacin de los automatismos pg.25
Sistemas de control secuencial
_____________________________________________________________________________________
A+B+C=ABC
S = P1 . I1 + P0
P1 I1 P0
_____________________________________________________________________________________
Representacin de los automatismos pg.26
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Algebra de Boole pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Algebra de Boole pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
La diferencia entre el lgebra convencional y el lgebra de Boole es que esta ltima est
relacionada con dos operaciones binarias lgicas, como son la suma ( + ) y el producto (
. ) lgicos, y con las variables "0" y "1"; mientras que la convencional necesita de
relaciones cuantitativas, es decir, necesitamos saber si X es mayor que Y por ejemplo.
Basado en estas relaciones lgicas, su lgebra da a todos sus elementos dos nicos
valores ( 0 y 1 ) que son opuestos entre s.
En este punto, se indican todos aquellos postulados o teoremas que relacionan el lgebra
de Boole, apoyndonos en la representacin de contactos elctricos para una mayor
comprensin.
Recordemos que el signo suma (+) en el lgebra de Boole equivale, traducido al lgebra
de contactos elctricos, a un circuito paralelo, mientras que el signo producto (.)
equivale al circuito serie.
Expresin Contactos
Operacin
Booleana elctricos
a
Suma a+b
b
a b
Producto a.b
a b = ab
Tambin : 1 lgico equivale a contacto cerrado
0 lgico equivale a contacto abierto
____________________________________________________________________________________
Algebra de Boole pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
a b
a) a+b=b+a =
b a
a b b a
b) ab = ba =
a) (a+b)+c=a+(b+c)=a+b+c
b) ( ab ) c = a ( bc ) = abc
a a a
a) a + bc = ( a + b ) ( a + c ) =
b c b c
b a b
a
b) a ( b + c ) = ( ab ) + ( ac ) =
c a c
a
a
a) a+a= a =
a
a a a
b) a.a = a =
____________________________________________________________________________________
Algebra de Boole pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
a
1
a) a+ a=1 =
a
a a 0
b) a.a = 0 =
a
a
a) a + ab = a =
a b
a
a a
b) a(a+b)= a =
b
a 1 a
a) a.1= a =
a
a
b) a+0= a =
0
a 0 0
c) a.0= 0 =
a 1
d) a+1= 1 =
1
____________________________________________________________________________________
Algebra de Boole pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
=
a = a
_ =
a a a
0 1 0
1 0 1
a a
a) a+ab=a+b =
a b b
a
a a b
b) a(a+b)= ab =
b
Demostracin
a) a+ab=(a+a)(a+b)=1(a+b)=a+b
b) a(a+b)=aa+ab=0+ab=ab
2 TEOREMA DE DE MORGAN
Permite transformar funciones " suma " en funciones " producto " y viceversa.
a) A+B=AB c) A+B=AB
b) AB=A+B d) AB=A+B
____________________________________________________________________________________
Algebra de Boole pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
* La ecuacin a) nos demuestra que podemos conseguir una puerta NOR invirtiendo
las entradas de una puerta AND
* La ecuacin b) nos demuestra que podemos obtener una puerta NAND invirtiendo
las entradas de una puerta OR
* La ecuacin c) nos demuestra que podemos obtener una puerta OR invirtiendo las
entradas de una puerta NAND
* La ecuacin d) nos demuestra que podemos obtener una puerta AND invirtiendo
las entradas de una puerta NOR
Los teoremas del lgebra de Boole son demostrables por el mtodo de induccin
completa que consiste en comprobar que la relacin entre los elementos que el teorema
define, se cumplen en todos los casos posibles. Para poder realizar esto, se utilizan las
tablas de verdad.
a+a.b=a
a b a+a.b a
0 0 0+0.0=0 0
0 1 0+0.1=0 0
1 0 1+1.0=1 1
1 1 1+1.1=1 1
Por otra parte, siempre que se cumple una ley o teorema en el lgebra de Boole, se
cumple tambin su forma dual; es decir, la expresin que se obtiene cambiando
solamente las operaciones de suma por las de producto y las de producto por las de
suma. Las formas duales de las leyes y teoremas bsicos se indican en la siguiente tabla.
____________________________________________________________________________________
Algebra de Boole pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
Leyes de _ _ _ _
transposicin a.b+a.c=(a+c).(a+b) (a+b).(a+c)=a.c+a.b
_ _ _ _ _ _ _ _
a.b+a.b=(a+b).(a+b) (a+b).(a+b)=a.b+a.b
Leyes varias _ _
a+a.b=a+b a.(a+b)=a.b
_ _ _ _
a+a.b=a+b a.(a+b)=a.b
_ _
a.b+a.b.c=a.b+a.c ( a+b ) . ( a + b + c ) = ( a+b ) . ( a+c)
_ _ _ _
a.b+a.c+b.c=a.b+a.c (a + b) (a + c) (b + c ) = (a + b) (a+ c)
_ _
a.b+a.b=a (a+b).(a+b)=a
a.b+a.c=a.(b+c) (a+b).(a+c)=a+(b.c)
c b A F
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
____________________________________________________________________________________
Algebra de Boole pg. 8
Sistemas de control secuencial
____________________________________________________________________________________
x=abc+abc+abc
y = ( a + b + c ) . ( a + b + c ) .( a + b + c )
Tanto en una estructura como en la otra, todos los trminos han de contener todas las
variables que intervienen en la ecuacin
Suele utilizarse tambin una segunda forma cannica, llamada numrica. Se asigna a
cada trmino cannico un nmero decimal que es el equivalente binario que se obtiene
de sustituir las variables segn el siguiente criterio :
F = c b a + c b a + c b a + c b a = ( 1, 3, 5, 7 )
3
111
(7)
101
(5)
011
(3)
001
(1)
F = ( c + b + a ) . ( c + b + a ) . ( c + b + a ) . ( c + b + a ) = II ( 1, 3, 5, 7 )
3
____________________________________________________________________________________
Algebra de Boole pg. 9
Sistemas de control secuencial
____________________________________________________________________________________
c b a F
0 0 0 0
0 0 1 1 c.b.a
0 1 0 0
0 1 1 1 c.b.a
1 0 0 0
1 0 1 0
1 1 0 1 c.b.a
1 1 1 1 c.b.a
luego F = c . b . a + c . b . a + c . b . a + c . b . a = ( 1, 3, 6, 7 )
3
En el ejemplo anterior :
F = ( c + b + a ) . ( c + b + a ) . ( c + b + a ) . ( c + b + a ) = II ( 2, 3, 5, 7 )
3
2n-1 = 23 - 1 = 8 - 1 = 7....... 7 - 0 = 7
7-2=5
7-4=3
7-5=2 F = II ( 2, 3, 5, 7 )
3
____________________________________________________________________________________
Algebra de Boole pg. 10
Sistemas de control secuencial
____________________________________________________________________________________
* A los productos que no sean cannicos se les multiplica por la forma directa
y complementada de las variables que faltan
* A las sumas que no sean cannicas se les suma el producto de la forma
directa y complementada de las variables que falten
F=a.b.c + a + b.d
Solucin : A los productos que no sean cannicos, por faltarles algn trmino, se
les multiplica por el trmino
F = a . b . c . ( d + d ) + a . ( b + b ) (c + c ) ( d + d ) + b . d . ( a + a ) . ( c + c )
5 SIMPLIFICACIN DE FUNCIONES
* Mtodo algebraico
* Mtodos tabulares y grficos
Este mtodo consiste en ir aplicando las propiedades del lgebra de Boole hasta
conseguir la reduccin total. El criterio ms extendido consiste en obtener una
expresin de un sistema cualquiera de las dos formas ya conocidas : como sumas de
productos o como productos de sumas; de forma que tenga el menor nmero de
trminos y de variables, para obtener una expresin que realice exactamente la misma
funcin planteada en el problema.
F=abcd+abcd+abcd+abcd
____________________________________________________________________________________
Algebra de Boole pg. 11
Sistemas de control secuencial
____________________________________________________________________________________
abcd+abcd=abc(d+d)=abc(1)=abc
F=ab
____________________________________________________________________________________
Algebra de Boole pg. 12
Sistemas de control secuencial
____________________________________________________________________________________
El cdigo binario natural es til para el clculo matemtico, pero no para ciertas
aplicaciones, por ejemplo para la codificacin de las informaciones procedentes de los
transductores analgicos, ya que el retraso de alguno de los bits dara lugar a una
codificacin transitoria errnea.
El cdigo Gray es continuo y cclico porque el ltimo trmino, como veremos, cumple
la progresividad con el, primero. Tambin es reflexivo porque puede generarse por
reflexin sobre un eje, siendo precisamente la propiedad reflexiva la que utilizaremos
para obtener el cdigo Gray :
Haciendo girar el cdigo anterior sobre el eje "X" y aadiendo " ceros " a la izquierda
de las posiciones antiguas y " unos " a la izquierda de las reflejadas, se tiene el cdigo
para 2 variables :
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 0 0 0 1 1 0
0 0 1 0 1 1 1
0 0 0 1 1 0 1 0 1
0 1 0 1 0 0 1 0 0
---------------- Para 3 variables --------------------------- Para 4 variables -------------------------------
1 1 1 1 0 1 1 0 0
1 0 1 1 1 1 1 0 1
1 0 1 1 1 1 1
1 0 0 1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
____________________________________________________________________________________
Algebra de Boole pg. 13
Sistemas de control secuencial
____________________________________________________________________________________
Siguiendo con el mismo procedimiento se puede obtener el cdigo Gray para cualquier
nmero de variables
Las tablas de Karnaugh estn constituidas por una cuadrcula en forma de encasillado
cuyo nmero de casillas depende del nmero de variables que tenga la funcin a
simplificar. Cada una de las casillas representa las distintas combinaciones de las
variables que puedan existir.
ab
00 01 11 10
cd
a ab
0 1 00 01 11 10 00
b c
0 0 01
1 1 11
10
Cada una de las casillas que forman la tabla puede representar trminos tanto minterms
como maxterms. En la siguiente figura aparece, a modo de ejemplo, la equivalencia de
cada una de las casillas de una tabla de 4 variables expresada en trminos minterms y
maxterms
ab
00 01 11 10
cd
00 abcd abcd abcd abcd
01 abcd abcd abcd abcd
11 abcd abcd abcd abcd
Trminos Minterms
____________________________________________________________________________________
Algebra de Boole pg. 14
Sistemas de control secuencial
____________________________________________________________________________________
ab 00 01 11 10
cd
00 a+b+c+d a+b+c+d a+b+c+d a+b+c+d
01 a+b+c+d a+b+c+d a+b+c+d a+b+c+d
11 a+b+c+d a+b+c+d a+b+c+d a+b+c+d
Trminos Maxterms
Cuando se vaya a representar una ecuacin en forma minterms, se pondr un "1" en la
casilla correspondiente a cada trmino. Por el contrario, si se representa en forma
maxterms, colocaremos un "0" en la casilla correspondiente a cada trmino.
Hay que tener en cuenta, que al representar una ecuacin Booleana, sta tiene que estar
en su forma cannica ( minterms o maxterms ) completa y, por tanto, todos los
trminos han de contener todas las variables que intervienen en la funcin
El principio de simplificacin de las tablas se basa en una de las leyes del lgebra de
Boole.
a.b+a.b=a
Como se puede observar en la tabla anterior, todas las casillas contiguas, segn los ejes
coordenados, se caracterizan por diferenciarse slo en una variable, que se encuentra
negada en una de ellas y sin negar en la otra. Esta caracterstica, que se cumple en todas
las tablas, permite aplicar de una forma automtica la ley anterior, consiguiendo as
simplificar las casillas contiguas por sus variables comunes
____________________________________________________________________________________
Algebra de Boole pg. 15
Sistemas de control secuencial
____________________________________________________________________________________
4.- Los trminos agrupados por los bucles son simplificables entre s y cada grupo
dar lugar a un solo trmino, que se obtiene por la regla siguiente :
Regla : Cada bucle proporciona un trmino que contiene las variables que no
invierten a lo largo de todo el dominio del bucle. Las variables epigrafiadas
con "0" llevarn la barra de inversin
S=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
1 2 3 4 5 6 7
ab
00 01 11 10
cd
00 1
01 2
11 3 7
10 4 5 6
ABCD
AC
ABCD
ABCD
____________________________________________________________________________________
Algebra de Boole pg. 16
Sistemas de control secuencial
____________________________________________________________________________________
a b c F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Un punto a tener en cuenta al simplificar una funcin Booleana desde su tabla de verdad
es si debemos representar la ecuacin bajo la forma de minterms o maxterms. La norma
prctica consiste en representar la ecuacin en la forma cannica que menos trminos
tenga en la salida de dicha tabla.
ab 00 01 11 10
c
0 0 a+b+c
(a+b)
1 0 a+b+c
____________________________________________________________________________________
Algebra de Boole pg. 17
Sistemas de control secuencial
____________________________________________________________________________________
Estados indiferentes
a b C F
0 0 0 X
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 X
ab 00 ab 00
01 11 10 01 11 10
c c
0 X 0 X 0 0 0
1 1 1 X 1 1 X
abc a+b+c
abc a+b+c
c c
abc a+b+c
abc a+b+c
____________________________________________________________________________________
Algebra de Boole pg. 18
Sistemas de control secuencial
____________________________________________________________________________________
F=A+A=0
Veamos un ejemplo :
1 F
F=A+A=0
La forma de eliminar los azares al simplificar una funcin por las tablas de Karnaugh,
es aadir a los trminos obtenidos de los bucles normales, otros trminos derivados de
nuevos bucles que solapen las celdillas adyacentes pertenecientes a bucles normales
distintos. Otra solucin si el circuito se materializa con puertas lgicas consiste en
poner un condensador entre la salida del circuito y masa para filtrar los impulsos
transitorios.
____________________________________________________________________________________
Algebra de Boole pg. 19
Sistemas de control secuencial
____________________________________________________________________________________
1 Fase.- Todos los trminos de la ecuacin lgica han de contener todas las variables
( es decir la ecuacin debe representarse en su forma cannica ). Los
trminos que carezcan de alguna variable, sta se incluye realizando la
operacin AND del trmino por la variable directa ms la variable negada,
teniendo en cuenta que
(U+U)=1
____________________________________________________________________________________
Algebra de Boole pg. 20
Sistemas de control secuencial
____________________________________________________________________________________
2 Fase : Se determina el " ndice " de cada trmino, siendo dicho ndice el nmero
de variables sin negar, o de valor "1", que contenga el trmino. As por ejemplo, el
primer trmino
ABCD
( 0101 ) tiene de ndice 2 y le corresponde el valor decimal de 5,
obtenindose por este procedimiento la tabla de agrupamientos base, que
representaremos ordenada de menor a mayor por su ndice
ABCD 0100 4 1
ABCD 0011 3
ABCD 0101 5 2
ABCD 0110 6
ABCD 0111 7 3
ABCD 1011 11
ABCD 1111 15 4
3 Fase : Se forma una segunda tabla de agrupamientos de primer orden. Esta tabla
se obtiene combinando los trminos expresados en la tabla de
agrupamientos base, siguiendo la siguiente regla : " Los trminos a
combinar no difieren entre s, ms que en el estado de una de las variables,
la cual ser sustituida por un guin "
____________________________________________________________________________________
Algebra de Boole pg. 21
Sistemas de control secuencial
____________________________________________________________________________________
4 Fase : Se forma una nueva tabla de agrupamientos de segundo orden. Las nuevas
combinaciones dispondrn por lo tanto de dos guiones, uno correspondiente
a la lista anterior ms el de la nueva variable que cambia de estado en la
nueva tabla. Cuando en una tabla aparecen trminos repetidos, se pueden
eliminar, si bien, conservando siempre su procedencia
5 Fase : Se forma la tabla reductora final con los agrupamientos de orden superior
realizados. Si con ellos no estn cubiertos todos los trminos de la tabla de
agrupamientos base, se aadirn agrupamientos del orden inmediatamente
inferior, y as sucesivamente, hasta que estn cubiertos todos los trminos
A B C D 3 4 5 6 7 11 15
0 1 - - X X X X
- - 1 1 X X X X
____________________________________________________________________________________
Algebra de Boole pg. 22
Sistemas de control secuencial
____________________________________________________________________________________
TEMA 4 : GRAFCET
____________________________________________________________________________________
Grafcet pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Grafcet pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
1 INTRODUCCIN
2 EL GRAFCET
Una de las caractersticas a destacar en los automatismos, sobre todo en los dedicados al
control de medianos y grandes procesos industriales, es el elevado nmero de variables
de entrada que en ellos intervienen. A consecuencia de ello, los mtodos clsicos de
anlisis vistos tradicionalmente en la electrnica digital se muestran inadecuados para
su tratamiento, ya que la intervencin de ms de 5 6 variables de entrada complica
sobremanera su resolucin.
____________________________________________________________________________________
Grafcet pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
Habra que destacar adems en este mtodo ciertas cualidades tales como :
* Claridad
* Legibilidad
* Presentacin sinttica
El Grafcet es independiente de las tcnicas secuenciales " todo o nada ", neumtica,
elctrica o electrnica, cableadas o programadas, pudiendo utilizarse para realizar el
automatismo de mando, pero la utilizacin de secuenciadores, por una parte, y de
autmatas programables por otra, permite una transcripcin directa del diagrama
funcional.
____________________________________________________________________________________
Grafcet pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
Ejemplo :
Accin asociada
a la etapa 1
sv Condicin de transicin
2 Descenso pieza
d Condicin de transicin
3 Subida prensa
m
Con el fin de definir el cuaderno de cargas de un equipo, el Grafcet se utiliza en 2
niveles
El ejemplo que se da a continuacin muestra la ayuda aportada a lo largo del estudio por
el empleo del Grafcet : El Grafcet del ciclo se va determinando a medida que se eligen
las tecnologas a emplear ( accionadores, captadores, preaccionadores, etc. )
evolucionando del Grafcet funcional al Grafcet de mando
Marcado
Alimentaci
0
Pulsador marcha
Pieza
1 Alimenta
Pieza
li d
Marcar Retorno
2 alimentaci
Pieza marcada y final retorno alimentador
Retorno
3
marcado
Final del retorno de marcado
____________________________________________________________________________________
Grafcet pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
b0
b1
a0 A+ a1
A
B+
Pieza
1 A+
a1
2 B+ A-
b1 a0
3 B-
b0
____________________________________________________________________________________
Grafcet pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
b+ B
b0
a+ a-
b1
b-
a0 a1
Pieza
0
m
1 a+ 1 a+
a1 a1
2 b+ a- 2 b+ a-
b1 a0 b1 a0
3 b- 3 b-
b0 b0 m
____________________________________________________________________________________
Grafcet pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
3.1 Etapa
Se define a la Etapa como la situacin del sistema en la cual todo o una parte del rgano
de mando es invariante con respecto a las entradas/salidas del sistema automatizado.
Durante el desarrollo del proceso, las Etapas se activan unas despus de otras. Entre
estas etapas, la primera se activa inicialmente al principio del funcionamiento.
2 E
2
Representacin de
0 E0
____________________________________________________________________________________
Grafcet pg. 8
Sistemas de control secuencial
____________________________________________________________________________________
10 Abrir vlvula 5 A+ B-
Fin de descenso
3 CICLO 1
TEMPORIZACIN
Fin temporizacin
4 ACTIVAR PARAR
MOTOR 1 MOTOR 2
____________________________________________________________________________________
Grafcet pg. 9
Sistemas de control secuencial
____________________________________________________________________________________
mac
1 A derecha 11 B Derecha
b d
2 A Izquierda 12 B Izquierda
a c
3 Espera 13 Espera
E3 . E13
* Incondicionales: Son acciones que se producen con slo quedar activadas las
etapas correspondientes
4 ACTIVAR
MOTOR 1
P
____________________________________________________________________________________
Grafcet pg. 10
Sistemas de control secuencial
____________________________________________________________________________________
4 ACTIVAR
MOTOR 1
10 PARAR
MOTOR 1
d T / 0 / 5 seg
34 ABRIR VLVULA 1
35
____________________________________________________________________________________
Grafcet pg. 11
Sistemas de control secuencial
____________________________________________________________________________________
2 Activar
CT ( condicin de transicin )
Condicin de transicin
3 Parar motor asociada a la etapa
posterior
En la figura anterior hay dos etapas y una condicin de transicin entre ellas. Para que
el proceso evolucione de la etapa 2 a la etapa 3, es necesario que la etapa 2 est activa y
adems que se cumpla la activacin de la condicin de transicin ( CT ); entonces se
produce la activacin de la etapa 3 y la desactivacin de la etapa 2.
____________________________________________________________________________________
Grafcet pg. 12
Sistemas de control secuencial
____________________________________________________________________________________
La condicin de transicin puede ser una o varias variables de las que intervienen en el
proceso. Se emplea la lgica positiva, pudiendo tomar 2 valores CT = 1 y CT = 0
Ejemplo :
6 ACTIVAR CINTA 1
CT
7 ETAPA DE ESPERA
3.4 Arco
CT
11
____________________________________________________________________________________
Grafcet pg. 13
Sistemas de control secuencial
____________________________________________________________________________________
Se utilizan para representar a varias etapas cuya evolucin est condicionada por una
misma transicin
17 18
ab+c
19 20
4 CONDICIONES EVOLUTIVAS
* Una o varias acciones se asocian a cada etapa. Estas acciones solo estn activas
cuando la etapa est activa
5 ESTRUCTURAS EN EL GRAFCET
Consisten en una serie de estructuras que dotan al Grafcet de una gran capacidad de
representacin grfica de los automatismos. A grandes rasgos pueden ser clasificadas en
estructuras bsicas y lgicas. Las bsicas atienden a conceptos tales como
secuencialidad y paralelismo y permiten realizar el anlisis del sistema mediante su
descomposicin en subprocesos. Las estructuras lgicas atienden a conceptos de
concatenacin entre s de las anteriores estructuras
____________________________________________________________________________________
Grafcet pg. 14
Sistemas de control secuencial
____________________________________________________________________________________
Secuencia nica
Una secuencia nica est compuesta de un conjunto de etapas que van siendo activadas
una tras otra, sin interaccin con ninguna otra estructura
En la secuencia nica, a cada etapa le sigue una sola transicin y cada transicin es
validada por una sola etapa.
La secuencia se dice que est activa, si una de sus etapas lo est. Se dice que est
inactiva si todas sus etapas lo estn
Secuencias paralelas
Se denominan secuencias
paralelas al conjunto de
secuencias nicas que son activadas
de forma simultnea por una misma
transicin. Despus de la activacin
de las distintas secuencias su
evolucin se produce de forma
independiente
____________________________________________________________________________________
Grafcet pg. 15
Sistemas de control secuencial
____________________________________________________________________________________
Divergencia en OR
La Etapa n pasa a ser activa si estando activa la etapa n-1 se satisface la Receptividad de
la Transicin a
La Etapa n+1 pasa a ser activa si, estando activa la Etapa n-1 se satisface la
Receptividad de la Transicin b
n- 1
a b
n n+1
Esta estructura lgica nos permite optar por secuencias alternativas cuando la
implementacin del automatismo as lo requiera
Convergencia en OR
La Etapa n pasa a ser activa, si estando activa la Etapa n-1 se satisface la Receptividad
de la Transicin c, o si estando activa la Etapa n-2 se satisface la Receptividad de la
Transicin d
n- 1 n- 2
c d
____________________________________________________________________________________
Grafcet pg. 16
Sistemas de control secuencial
____________________________________________________________________________________
x y z
6 Accin A 8 Accin C 9
a c f
7 Accin G 10 Accin D
11 Accin E
12 12
ab ab a ab
13 16 13 16
____________________________________________________________________________________
Grafcet pg. 17
Sistemas de control secuencial
____________________________________________________________________________________
Divergencia en AND
Las etapas n+1 y n+2 pasan al estado activo, si estando activa la etapa n se satisface la
receptividad de la transicin F
n+1 n+2
Convergencia en AND
La etapa n pasa al estado activo, si estando las etapas n-1 y n-2 activas, se satisface la
receptividad de la transicin F
n- 1 n- 2
____________________________________________________________________________________
Grafcet pg. 18
Sistemas de control secuencial
____________________________________________________________________________________
El salto condicional es una ramificacin que permite saltar una o varias etapas si las
acciones a realizar no son tiles, mientras que la retencin de secuencia permite, al
contrario, efectuar una o varias veces la misma secuencia en tanto que una condicin
fijada no se ha obtenido
12 Accin E 16 Accin K
K
F F
13 Accin G 17 Accin L
G L
14 Accin H 18 Accin M
M
H M
15 Accin J 19 Accin P
Un conjunto de etapas cuya aparicin puede repetirse en varias ocasiones a lo largo del
diagrama Grafcet, puede ser representado a travs de un rectngulo con bordes
verticales de doble trazo y conteniendo los nmeros de la etapa inicial y final. De esta
forma solo habr que detallar de manera explcita la secuencia una sola vez
____________________________________________________________________________________
Grafcet pg. 19
Sistemas de control secuencial
____________________________________________________________________________________
6 15- 20
9 15- 20
10
Evoluciones simultneas
Acciones y receptividades temporizadas
Transiciones temporizadas
Acciones mantenidas
____________________________________________________________________________________
Grafcet pg. 20
Sistemas de control secuencial
____________________________________________________________________________________
Una de las reglas del Grafcet indica que varias transiciones simultneamente
franqueables son franqueadas simultneamente.
6 14
T6 E14 T14 E6
7 15
t/n/q
____________________________________________________________________________________
Grafcet pg. 21
Sistemas de control secuencial
____________________________________________________________________________________
E8
Accin A si t / 8 / 10 A
8
Accin B si t / 8 / 15 10 s
B
15 s
8
Etapa 8
t/8/5s
9 Etapa 9
5 seg
____________________________________________________________________________________
Grafcet pg. 22
Sistemas de control secuencial
____________________________________________________________________________________
En este caso, la accin a mantener se repetir en cada una de las etapas afectadas lo
cual, asegura la continuidad de la operacin asociada
Etapa 8
8 Accin A
Etapa 9
T8
Accin B
En este caso, las acciones se precisarn en las etapas de comienzo y final del efecto
mantenido, tal y como se refleja en la figura
Etapa 10
10 Accin A = 1
T10 Etapa 30
11
Accin A =1
T11
Accin A = 0
30 Accin A = 0
Accin A
____________________________________________________________________________________
Grafcet pg. 23
Sistemas de control secuencial
____________________________________________________________________________________
El Diagrama Grafcet, nos permite realizar una divisin del funcionamiento del
automatismo por Etapas, y en cada una de ellas se ejecutarn, por lo general, una o ms
acciones asociadas.
El concepto de etapa se asociar al de una memoria binaria, que puede estar activa o
inactiva segn dicha memoria est en estado lgico "1" o "0". Cuando la memoria se
encuentre en estado lgico "1" se ejecutarn todas las acciones asociadas de carcter
incondicional. Las acciones condicionales, debern ejecutarse cuando adems del
estado lgico "1" de la memoria, se encuentre en estado lgico "1" la condicin
asociada.
La relacin funcional existente entre etapas contiguas queda establecida por lo que se
denomina el mdulo secuenciador de etapa, que podemos definir como el elemento
tecnolgico capaz de interaccionar con su/s etapa/s anterior/es y posterior/es.
Entradas de
activacin &
Memoria
Salida
binaria
Entradas de 1
desactivacin
____________________________________________________________________________________
Grafcet pg. 24
Sistemas de control secuencial
____________________________________________________________________________________
& S
Tn- 2
En- 1 Salida
R
& S
Tn- 1
En Salida
R
& S
Tn
En+1 Salida
R
1 Salida : Se utiliza para que realice tres funciones distintas y simultneas que
son :
____________________________________________________________________________________
Grafcet pg. 25
Sistemas de control secuencial
____________________________________________________________________________________
& S Salida
1 R
A partir de cada Etapa de un diagrama GRAFCET, deben obtenerse dos tipos diferentes
de funciones lgicas :
__
Y=R(S+Y)
donde :
Y es la salida ( estado de la etapa )
R es la condicin de desactivacin
S es la condicin de activacin
____________________________________________________________________________________
Grafcet pg. 26
Sistemas de control secuencial
____________________________________________________________________________________
Las condiciones de activacin de una etapa En, viene dada por la funcin lgica :
__
En = En + 1 ( En - 1 . Tn - 1 + En )
__
En = En - 1 . Tn - 1 + En + 1 En
En la cual, para una secuencia nica de etapas se relaciona la activacin de la etapa En,
en funcin de la etapa anterior, la etapa posterior y la receptividad asociada
En- 1
T
n- 1
En
Tn
En+1
____________________________________________________________________________________
Grafcet pg. 27
Sistemas de control secuencial
____________________________________________________________________________________
T4
T5
m
6 Accin D Accin F
T6
7 Accin G Accin H
T7
____________________________________________________________________________________
Grafcet pg. 28
Sistemas de control secuencial
____________________________________________________________________________________
E6 E4 T4
E5
E5
E5 Ecuaciones asociadas
A a Etapa n 5
E5
B
E5
C
E7 E5 T5
E6
E6
Ecuaciones asociadas
E6
D a Etapa n 6
E6 m
F
E8 E6 T6
E7
E7
Ecuaciones asociadas
E7
G a Etapa n 7
E7
H
____________________________________________________________________________________
Grafcet pg. 29
Sistemas de control secuencial
____________________________________________________________________________________
63.1 Divergencia en OR
a b
n+1 n+2
__ __
Reset prioritario En = En + 1 En + 2 ( En - 1 . Tn - 1 + En )
__ __
Set prioritario En = En - 1 . Tn - 1 + En En + 1 En + 2
63.2 Convergencia en OR
n- 1 n- 2
c d
__
Reset prioritario En = En + 1 ( En - 1 . c + En - 2 . d + En )
__
Set prioritario En = En - 1 . c + En - 2 . d + En En + 1
____________________________________________________________________________________
Grafcet pg. 30
Sistemas de control secuencial
____________________________________________________________________________________
Tn
n+1 n+2
__ __
Reset prioritario En = En + 1 En + 2 ( En - 1 . Tn - 1 + En )
__ __
Set prioritario En = En - 1 . Tn - 1 + En + 1 En + 2 En
n-1 n-2
__
Reset prioritario En = En + 1 ( En - 1 . En - 2 . F + En )
__
Set prioritario En = En - 1 . En - 2 F + En En + 1
____________________________________________________________________________________
Grafcet pg. 31
Sistemas de control secuencial
____________________________________________________________________________________
CICLO
Tn
____________________________________________________________________________________
Grafcet pg. 32
Sistemas de control secuencial
____________________________________________________________________________________
0
10
E20 . CI
ACI . pcl . CI
1
20 Marcha automtica
CICLO pcl
CI = Condiciones iniciales
pcl = Parada del ciclo
El operador puede elegir por medio de un conmutador entre dos tipos de marcha. El
ciclo se inicia por una accin ( arranque de ciclo ). El posterior bloqueo se ejecuta en
funcin de la posicin del conmutador.
ACI . CI
CICLO
____________________________________________________________________________________
Grafcet pg. 33
Sistemas de control secuencial
____________________________________________________________________________________
Esta marcha etapa por etapa, tiene como fin verificar la conformidad del desarrollo del
ciclo teniendo en cuenta todas las condiciones reales de una marcha de produccin,
efectundose el desarrollo bajo el control permanente del operador
a
0
ACI . CI . a
a
1
T2 . a
a
n
Tn . a
* Alarmas locales
* Alarmas generales.
____________________________________________________________________________________
Grafcet pg. 34
Sistemas de control secuencial
____________________________________________________________________________________
Las alarmas locales, slo afectarn parcialmente al sistema, de forma que su efecto slo
debe repercutir sobre un conjunto delimitado de dispositivos tecnolgicos o subsistema
en concreto. Por el contrario, las alarmas generales afectarn a la totalidad del sistema y
por lo general van a disponer de prioridad frente a las locales anteriormente citadas.
Tanto las alarmas locales como las generales, pueden ser implementadas mediante la
colocacin de una nueva variable en las condiciones de desactivacin de la funcin
lgica activadora / desactivadora de una Etapa.
__ __ __
En = Zp . Zt .En + 1 ( En - 1 . Tn - 1 + En )
Donde Zp representa a una alarma de carcter local y Zt a una alarma de carcter total.
Obviamente la variable representativa de la alarma de carcter total tendr presencia en
la totalidad de las ecuaciones de activacin de etapas del diagrama funcional. No as la
variable representativa de la alarma local, cuya aparicin se restringe a un conjunto
determinado de ecuaciones de activacin.
Existe otro criterio para el tratamiento de las alarmas. Este consiste en la intervencin
de las variables representativas de alarmas en las receptividades asociadas a cada
transicin. Ello permite de forma relativamente fcil, hacer evolucionar el sistema a
determinadas situaciones de parada o espera ante situaciones de emergencia. De forma
rigurosa, las variables de alarma deberan aparecer en cada una de las etapas del
Grafcet, y tener prevista cada una de las situaciones de seguridad en funcin del tramo
en ejecucin y de los niveles de seguridad solicitados.
Ante una situacin de alarma, el sistema se limita a detener su evolucin y suspende las
operaciones bsicas asociadas a la etapa donde se produce la suspensin. Adems,
pueden establecerse a partir de este criterio diversas variantes. Dos de ellas seran :
____________________________________________________________________________________
Grafcet pg. 35
Sistemas de control secuencial
____________________________________________________________________________________
En- 1
Tn- 1 . Zt
En
Tn . Zt
En+1
Tn+1 . Zt
Obsrvese que en este caso, las acciones asociadas a las etapas pueden permanecer
activas, los movimientos iniciados continan, lo que puede resultar peligroso en s
mismo o por consiguiente bloqueo en la evolucin.
Zt
En-1 A
Tn-1
Zt
En B
Tn
Zt
En+1 C
Tn+1
____________________________________________________________________________________
Grafcet pg. 36
Sistemas de control secuencial
____________________________________________________________________________________
Tn-1 Zt
Zt
En B
Tn Zt
Zt
En+1 C
Tn+1 Zt
Tn+ Zt Zt
Secuencia de
emergencia
____________________________________________________________________________________
Grafcet pg. 37
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Teora Binodal pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Teora Binodal pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
1 INTRODUCCIN
El planteamiento de la teora binodal se inicia con la definicin de " binodo " y "
multinodo ", y con la descripcin de un diagrama designado con el nombre de " grafo de
secuencia ". A partir de las definiciones de estas estructuras, se deducen los teoremas
binodales, que permiten obtener las ecuaciones de salida de cualquier binodo,
resultando adems dichas ecuaciones simplificadas en la mayora de los casos, o
pendientes de una mnima y directa simplificacin
____________________________________________________________________________________
Teora Binodal pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
2.2 Binodo " mono " o " monodo ". Grfico representativo
Se denomina as a todo aquel binodo que necesita la presencia de una, al menos, de las
variables de accin ( v.d.a. ) creadoras Mr ( r = 1, 2,....n ) y la ausencia de todas las
v.d.a. negadoras Pu ( u = 1, 2, ... m ) para sostener una de sus dos situaciones ( B ), a la
que se denomina situacin principal
B Monodo Activo
B Monodo desactivo
P1 Pu Pm
M1
Mr B
Mn
B = ( M1 + M2 + ..... + Mn ) P1 P2 ....Pm
____________________________________________________________________________________
Teora Binodal pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
Se denomina binodo "bi" a todo aquel binodo que se mantiene en la situacin en la que
se encuentra aunque desaparezca la v.d.a. que la origin, siempre y cuando no exista
otra v.d.a de efecto contrario que la haga vascular a la situacin opuesta
En este caso, no hay prioridad de unas v.d.a sobre otras ( creadoras o negadoras ). La
prioridad depender de cual de los dos teoremas del binodo "bi" utilicemos para obtener
las ecuaciones lgicas
El grafo de secuencia del binodo "bi " puede expresarse de la forma que se indica
v.d.a. creadoras
B v.d.a. negadoras B
n m
B ( t ) = [ ( B + Mr ) Pu ]
( t - )
r=1 u=1
____________________________________________________________________________________
Teora Binodal pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
v.d.a. creadoras ( A )
B v.d.a. negadoras ( C ) B
B=(B+A).C
m n
B ( t ) = [ ( B Pu ) + Mr ]
( t - )
u=1 r=1
Las ecuaciones obtenidas para una situacin binodal mediante los dos teoremas, son
equivalentes, aunque tienen distinta estructura, siempre que se verifique la hiptesis de
no simultaneidad de v.d.a. de efectos antagnicos.
____________________________________________________________________________________
Teora Binodal pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
A P.M A
A=(A+M)PM=(A+M)(P+M)=AP+AM+MP+M=AP+M
A=APM+M=A(P+M)+M=AP+AM+M=AP+M
Como consecuencia aparecern numerosas situaciones que a su vez podrn actuar como
v.d.a o bien como condicionantes de otras v.d.a de los diferentes binodos. Nos
encontraremos pues, con v.d.a internas, externas, temporizadas, diferenciadas, etc., as
como compuestas; es decir, en forma de expresiones booleanas de varias variables
simples.
Cada una de las mltiples situaciones parciales del multinodo pueden proporcionar al
exterior, de forma simultnea, una accin fsica que se denomina salida
____________________________________________________________________________________
Teora Binodal pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
P3
M N Q.B
(S+T).B A (F.C).A B R
P1 P2
A B
Se observa que este multinodo est constituido por dos binodos "bi" y un "monodo"
A = [ ( A + M + ( S + T ) B ] P1
B = ( B + N + F C A ) P2
R = Q B P3
____________________________________________________________________________________
Teora Binodal pg. 8
Sistemas de control secuencial
____________________________________________________________________________________
Se desea gobernar dos rels R1 y R2, de tal forma que R1 pueda actuar con
independencia de R2; pero que R2 slo pueda excitarse cuando R1 est excitado, si
bien, una vez excitado R2 pueda seguir existiendo aunque desaparezca R1.
M1 M2 . R1
R1 R2
P1 P2
R1 R2
Ecuaciones lgicas
R1 = ( R1 + M1 ) P1
R2 = ( R2 + M2 R1 ) P2
El enunciado del ejercicio nos indica que la situacin R2 debe ser creada por la v.d.a.
M2, pero condicionada a la existencia de R1, si bien, una vez creada dicha situacin R2,
debe persistir aunque desaparezca R1. En estos casos decimos que R1 es un
condicionante parcial, porque slo condiciona la creacin, pero no la persistencia,
de R2
____________________________________________________________________________________
Teora Binodal pg. 9
Sistemas de control secuencial
____________________________________________________________________________________
R1
M1 M2
R1 R2
P1 P2
R1 R2
Ecuaciones lgicas
R1 = ( R1 + M1 ) P1
R2 = ( R2 + M2 ) P2 R1
____________________________________________________________________________________
Teora Binodal pg. 10
Sistemas de control secuencial
____________________________________________________________________________________
Para poder abordar el diseo de los automatismos secuenciales por el mtodo binodal,
es necesario tener en cuenta una serie de conceptos, que a continuacin se definen :
Denominamos estados de accin ( e.d.a ) a cada una de las combinaciones binarias que
se pueden presentar en las variables externas de entrada a un automatismo, provocando
una transicin de ste
Entre cada dos estados de accin operativos pueden existir uno o varios estados de
accin transitorios
Dos e.d.a idnticos sern compatibles, y por tanto no necesitarn ser discriminados en
los siguientes casos :
Los e.d.a. idnticos compatibles se unen mediante una linea de trazos, excluyendo a los
transitorios con sus adyacentes, por ser siempre compatibles
____________________________________________________________________________________
Teora Binodal pg. 11
Sistemas de control secuencial
____________________________________________________________________________________
Decimos que dos e.d.a idnticos son incompatibles cuando no cumplen ninguna de las
condiciones a), b) y c) anteriormente expresadas.
Son aqullos en que la misma v.d.a. da lugar a situaciones binodales distintas. Estos
necesitan ser discriminados, de la misma forma que los e.d.a. idnticos
____________________________________________________________________________________
Teora Binodal pg. 12
Sistemas de control secuencial
____________________________________________________________________________________
Ejercicio :
Proyectar el circuito de mando para un mvil que se desliza sobre un husillo movido
por un motor con doble sentido de giro. El motor es gobernado por dos contactores Rd y
Ri que lo conexionan para que gire en sentido derecha o izquierda, respectivamente
CONDICIONES :
Ri Rd HUSILLO
MOTOR
Fi Fd
Md P Mi
El grafo de secuencia debe ser una expresin grfica fiel del programa del automatismo
propuesto. El proceso para la realizacin del grafo de secuencia es el siguiente :
____________________________________________________________________________________
Teora Binodal pg. 13
Sistemas de control secuencial
____________________________________________________________________________________
2) Se escriben los e.d.a. En primer lugar se anota el e.d.a. de comienzo del ciclo; es
decir, los niveles lgicos ( 1 o 0 ) de los captadores de informacin en el momento
de comienzo del ciclo. A partir del e.d.a de comienzo de ciclo se van obteniendo
los siguientes, simplemente cambiando el nivel lgico de las variables que han
conmutado. Deben incluirse los e.d.a transitorios si son diferentes del estado de
accin operativo adyacente
3) Se identifican los estados idnticos y si son compatibles se les une mediante una
lnea de trazos, excluyendo a los transitorios entre s y a los transitorios con sus
adyacentes, por ser siempre compatibles. Si son incompatibles, se les une con una
lnea continua
Ri Rd
Mi Ri
Md Fd Fi
Rd Ri
P P
Rd
Md 1 * * * 0
Fd 0 0 1 * 0
Fi 1 * 0 0 1
En consecuencia :
____________________________________________________________________________________
Teora Binodal pg. 14
Sistemas de control secuencial
____________________________________________________________________________________
Con el asterisco se indica que Md puede estar o no pulsado, depende del operario;
siempre consideraremos el caso ms desfavorable, que pueda estar o no pulsado; a
excepcin del ltimo e.d.a., en que se considerar que es cero, con el fin de que se
acabe el ciclo, ya que en caso de estar pulsado de nuevo Md volvera de nuevo a
empezar el proceso. En los estados transitorios ( 1' ) y ( 2' ) hemos indicado con
asteriscos el estado de los contactos Fi y Fd, pues podra ocurrir que el operario
dejara de pulsar justo antes de abrirse cualquiera de los contactos anteriores; con
lo que los asteriscos permiten contemplar todas las situaciones posibles
Los estados ( 1' ) y ( 2' ) aunque son idnticos son compatibles por ser transitorios
Los estados ( 1' ) y ( 3 ) son compatibles ya que la situacin binodal Ri creada por
( 3 ) existe en el momento en que aparece el ( 1' )
Rd = ( Rd + Md Fi ) Fd P Ri
Por el 1 teorema
Ri = ( Ri + Mi + Fd ) Fi P Rd
____________________________________________________________________________________
Teora Binodal pg. 15
Sistemas de control secuencial
____________________________________________________________________________________
Los e.d.a idnticos sabemos que pueden ser compatibles o incompatibles; estos ltimos
deben ser discriminados si no se desean saltos de secuencia. Para ello se recurre a la
interseccin de la v.d.a creadora con otras variables. Estas variables pueden ser externas
( captadores de informacin ) o internas ( situaciones binodales ), pero en muchas
ocasiones ser necesaria la intervencin de nuevas variables, que se denominan "
variables auxiliares "
X X
acM d dP b bQ a aR c
P P Q Q R R S S
a 1 1 1 0 0 1 1 1
b 0 0 0 1 1 0 0 0
c 1 0 0 0 0 0 0 1
d 0 1 1 1 1 1 1 0
M 1 0 0 0 0 0 0 0
Estudio de compatibilidad
____________________________________________________________________________________
Teora Binodal pg. 16
Sistemas de control secuencial
____________________________________________________________________________________
Los e.d.a ( 2 ) y ( 7 ), son idnticos e incompatibles, por el caso c: observemos que los
intervalos entre S y S son menores que entre los estados ( 7 ) y ( 2 ). Los e.d.a ( 3 ) y ( 6
) son idnticos e incompatibles, por el apartado c. Observemos que los intervalos entre
Q y Q son menores que los intervalos entre los estados ( 3 ) y ( 6 )
Para eliminar las incompatibilidades existentes entre e.d.a idnticos, se introducen las
variables necesarias , de manera que la creacin corte todos los lazos, y la desactivacin
sea fuera de los lazos
Se llaman " variables directivas " a aquellas que en el momento de aparecer dan lugar a
una nueva situacin binodal. Estas variables pueden ser simples o booleanas
" Las variables directivas han de tomarse siempre para la obtencin de las
ecuaciones lgicas ", porque son las que determinan el momento de creacin de las
situaciones binodales. Las restantes variables que junto con la directiva constituyen un
e.d.a. son solamente " condicionantes " del efecto de dicha variable directiva y
nicamente sern necesarias, algunas de ellas, en aquellos casos que la variable
directiva exista ( aunque no sea como directiva ) varias veces en un mismo ciclo y
necesita ser discriminado su efecto en los distintos momentos de la secuencia.
____________________________________________________________________________________
Teora Binodal pg. 17
Sistemas de control secuencial
____________________________________________________________________________________
Las variables auxiliares tiene carcter binario ( X, X ); por tanto, una sola variable
auxiliar puede discriminar dos o ms e.d.a. incompatibles; bastar para ello que unos
e.d.a. queden en el intervalo del dominio de X, y los correspondientes incompatibles, en
el intervalo del dominio de X
Se llama dominio de una situacin binodal a los intervalos de ciclo comprendidos entre
la citada situacin y situacin antagnica. Por ejemplo de P a P hacia la derecha hay un
intervalo, y hacia la izquierda hay siete
Tanto el dominio de una variable como el dominio de una situacin binodal pueden ser
intermitentes, pues es frecuente en muchos automatismos el que una misma variable o
situacin binodal exista en dos o ms grupos de intervalos distintos del ciclo; es decir,
que se cree y se borre ms de una vez dentro de un mismo ciclo.
Observemos que los e.d.a. ( 2 ) y ( 3 ) han quedado bajo el dominio de X , mientras que
sus incompatibles ( 6 ) y ( 7 ), respectivamente, estn bajo el dominio de X
____________________________________________________________________________________
Teora Binodal pg. 18
Sistemas de control secuencial
____________________________________________________________________________________
R2 R1
HUSILLO
MOTOR
1
M
F1 F2
R4 R3
HUSILLO
MOTOR
2
F3 F4
X X
M... 1 * * * * * * 0
F1...1 0 0 0 0 0 0 1
F2...0 1 1 1 1 1 1 0
F3...1 1 1 0 0 1 1 1
F4...0 0 0 1 1 0 0 0
(1) (2) (3) (4) (5) (6) (7) (8)
____________________________________________________________________________________
Teora Binodal pg. 19
Sistemas de control secuencial
____________________________________________________________________________________
Si en el ciclo que existen e.d.a. incompatibles ( en el ejercicio que estamos tratando son
incompatibles el 2 con el 7 y el 3 con el 6 y 7 ) es necesario discriminar sus acciones, lo
cual se consigue condicionando los e.d.a. incompatibles a variables auxiliares distintas.
Estas variables deben colocarse en los intervalos que separan a los citados e.d.a.
incompatibles
El nmero de variables auxiliares y el lugar del grafo donde deben ser introducidas se
determina prcticamente trazando el nmero mnimo de lneas verticales que pasando
por alguna v.d.a., intercepten la totalidad de los enlaces de los e.d.a. incompatibles. As,
en el grafo presente bastar la lnea vertical X que pasa por la variable de accin F4
para interceptar todos los enlaces de un intervalo, y la lnea X que pasa por la v.d.a. F1
para interceptar el intervalo de vuelta
Obsrvese en el grafo como los e.d.a. 2 y 3 quedan bajo el dominio de X en tanto que
sus incompatibles estn bajo el dominio de X. Por tanto, si condicionamos la
operatividad de dos e.d.a. idnticos incompatibles a la existencia o dominio de dos
variables distintas ( X y X ) desaparece la incompatibilidad, pues, evidentemente, al
incorporarse a dos e.d.a. idnticos una variable distinta se obtienen dos nuevos estados
diferentes entre s.
Una vez introducidas las variables auxiliares, el paso siguiente y ltimo es la obtencin
de las ecuaciones lgicas
____________________________________________________________________________________
Teora Binodal pg. 20
Sistemas de control secuencial
____________________________________________________________________________________
" Si el dominio de una variable directiva es menor que el de la situacin por ella
activada, o lo que es lo mismo, si en el dominio de una variable directiva no
aparece la situacin antagnica de la situacin activada por la citada variable, es
suficiente para el gobierno de la situacin la propia variable directiva, es decir, no
hace falta tomar, al hallar la ecuacin de la situacin, ninguna variable ms, ni
auxiliar ni de entrada "
Apliquemos la regla para la obtencin de las ecuaciones lgicas de los binodos del grafo
de secuencia anterior
Los dominios de las variables directivas F4 y F1 son menores que los de las situaciones
X y X , creadas por ellas, respectivamente. No sern necesarias otras variables.
X = ( X + F4 ) F1
R1 = ( R1 + M F1 ) F2
____________________________________________________________________________________
Teora Binodal pg. 21
Sistemas de control secuencial
____________________________________________________________________________________
1 2 3 4 5 6 7 8
F3
R4
R2
1 2 3 4 5 6 7 8
F3
R4
X
R2
La variable directiva de la situacin R2 es F1, cuyo dominio es menor que el de R2; por
tanto, es suficiente F1 como v.d.a. definitiva
R2 = ( R2 + F3 R4 X ) F1
Cuando la variable directiva crea a su vez una variable auxiliar ( X ), puede utilizarse
sta en lugar de la directiva, siempre que la interseccin resultante siga siendo de menor
dominio que la situacin. Este caso se da en el problema presente y su utilizacin puede
reportar alguna simplificacin, como ocurre aqu :
R2 = ( R2 + F3 R4 X ) X = ( R2 + F3 R4 ) X
Aplicando las mismas reglas a los restantes binodos se obtienen las siguientes
ecuaciones
R3 = ( R3 + F2 R1 X ) X = ( R3 + F2 R1 ) X
Nota : Todos los factores parciales de los trminos de una funcin "O" pueden
suprimirse si tambin figuran en la misma ecuacin como factores generales. Para
comprobarlo, basta efectuar el producto, simplificar y sacar nuevamente factores
comunes.
R4 = ( R4 + F4 R3 ) F3
____________________________________________________________________________________
Teora Binodal pg. 22
Sistemas de control secuencial
____________________________________________________________________________________
Para detectar si en el intervalo entre dos e.d.a. operativos consecutivos puede aparecer
algn estado transitorio, se observa si en dicho intervalo puede cambiar de nivel alguna
variable. Para ello hay que tener en cuenta, adems del enunciado y exigencias del
programa, el comportamiento de las variables. Al escribir el grafo de secuencia se
asignar el signo de indeterminacin * a aquellas variables que tengan este carcter. A
las variables que no cambien de nivel se les asignar el nivel lgico que mantienen en el
intervalo, que evidentemente es el que figura en el e.d.a. de entrada a dicho intervalo.
a b c
S1 S1 S2
*a 1 * * * * *
b 0 0 1 * 0 0
c 0 0 0 0 1 1
____________________________________________________________________________________
Teora Binodal pg. 23
Sistemas de control secuencial
____________________________________________________________________________________
a bc
S1 S2
a 1 1 1 1
b 0 0 1 1
c 0 1 0 1
(1) ( 1' ) ( 1" ) (2)
a.- Si la avera slo fue momentnea, el impulso P hace que se apague la lmpara L y
tambin deje de funcionar el avisador acstico.
b.- Si la avera persiste, el impulso P desconecta el avisador acstico A, pero la
lmpara L seguir encendida hasta que desaparezca la avera, en cuyo momento se
apaga
A P L
____________________________________________________________________________________
Teora Binodal pg. 24
Sistemas de control secuencial
____________________________________________________________________________________
En este automatismo la v.d.a. "S" es aleatoria; por tanto, habr que tener en cuenta los
estados transitorios
S A P S
A L A L
S 1 * * * * * 0 0
P 0 0 0 0 1 * * *
L A
A
A=(A+SL)P
L=(L+A)SA=LS+A
____________________________________________________________________________________
Teora Binodal pg. 25
Sistemas de control secuencial
____________________________________________________________________________________
Ejercicio :
Se desea disear un automatismo de forma que cada vez que se acte sobre un pulsador
P se encienda una bombilla B si estaba apagada, o se apague si estaba encendida.
P P
B B
P 1 1
(1) (2)
B=(B+BP)BP=(B+BP)(B+P)=BP+BP=B + P
____________________________________________________________________________________
Teora Binodal pg. 26
Sistemas de control secuencial
____________________________________________________________________________________
P
Pd
B = ( B + B Pd ) B Pd = B Pd + B Pd = B + Pd
B
Pd
Este montaje no es recomendable por ser muy difcil encontrar un impulso de duracin
adecuada
P P
B B
P 1 1
(1) (2)
____________________________________________________________________________________
Teora Binodal pg. 27
Sistemas de control secuencial
____________________________________________________________________________________
Sin embargo, aun actuando por flanco los estados siguen siendo iguales e incompatibles
( dan lugar a situaciones antagnicas ) ya que ambas situaciones son activadas por la
misma variable directiva P . Para distinguir los estados, los condicionaremos a la
situacin anterior, es decir B se crear si estando presente B llega P ; y B se crear si
estando presente B llega P
B=(B+BP )BP
X X
BP BP
XP=P XP=P
B B
P 1 1
(1) (2)
X=(X+BP)BP
B=(B+XP)XP
Regla Prctica
En el caso, poco probable de que la interseccin citada tuviera un dominio mayor que la
variable auxiliar creada, se reducir este dominio interceptndolo con otras variables, tal
como se ha venido haciendo en la determinacin de las v.d.a. definitivas
____________________________________________________________________________________
Teora Binodal pg. 28
Sistemas de control secuencial
____________________________________________________________________________________
7.1 Introduccin
Los temporizadores son dispositivos que se colocan entre la seal que se desea
temporizar y el receptor que tiene que recibir su accin, para retardar su activacin, su
desactivacin, o las dos cosas sucesivamente.
SEAL DE ENTRADA A
At
TEMPORIZADOR RECEPTOR
____________________________________________________________________________________
Teora Binodal pg. 29
Sistemas de control secuencial
____________________________________________________________________________________
A 0
Seal de entrada A
Seal temporizada
en la activacin
ta A t A ta t
A
Seal temporizada en
la desactivacin
td
A
t A td t
A
Seal temporizada en
la activacin y en
la desactivacin A t A tad t t
tad
A
A partir de estas tres temporizaciones bsicas estudiadas se pueden obtener otros tipos
de temporizaciones, que podramos llamar secundarias, simplemente invirtiendo las
entradas o las salidas de los temporizadores estudiados. Con estos nuevos tipos de
temporizacin se abre un amplio abanico de posibilidades a la hora de utilizar los
temporizadores. Tambin es til, el presente estudio, para que a partir de un slo tipo de
temporizador comercial se pueda obtener cualquier tipo de temporizacin, segn nos
interese.
____________________________________________________________________________________
Teora Binodal pg. 30
Sistemas de control secuencial
____________________________________________________________________________________
0
A
A t A ta t
A t A td t
A t A tad t t
A ta A td A tad 1
0
A
A ta
t A t
A t A td t
A t A tad t t
____________________________________________________________________________________
Teora Binodal pg. 31
Sistemas de control secuencial
____________________________________________________________________________________
A ta = A td A td = A ta A tad = A tad
ta
A
ta ta
Temporizaciones
A td bsicas
td
tad
A
ta td
ta ta
A
A td td
tad td ta
A
Temporizaciones
A ta ta
secundaria
td
A td
tad
A ta
____________________________________________________________________________________
Teora Binodal pg. 32
Sistemas de control secuencial
____________________________________________________________________________________
Para detectar estas estructuras monodales existen dos reglas prcticas. Estas reglas son
de aplicacin inmediata una vez que se ha realizado el grafo de secuencia del
automatismo.
C P
C P
____________________________________________________________________________________
Teora Binodal pg. 33
Sistemas de control secuencial
____________________________________________________________________________________
Ejercicio 1
Programa :
a) Un impulso en un pulsador de marcha M excita la electrovlvula A y a los 3
segundos de existir A se excita Ox.
ta
M A 3 s. P A
A Ox A Ox
M 1 0 0 0
P 0 0 1 1
ta 0 1 1 0
A 3 s.
A=(A+ M)P Ox = A ta
3 s.
Ejercicio 2
____________________________________________________________________________________
Teora Binodal pg. 34
Sistemas de control secuencial
____________________________________________________________________________________
X X
ta ta
M A 5 s. P B 8 s.
A B B A
M 1 0 0 0
P 0 0 1 0
ta 1 1
A 5 s. 0 1
ta 1 1 0 1
B 8 s.
ta B = A ta X
A=(A+ M)B X X=(X+M )P 5 s.
8 s.
____________________________________________________________________________________
Teora Binodal pg. 35
Sistemas de control secuencial
____________________________________________________________________________________
Esto se puede conseguir mediante la introduccin de los " BINODOS DE APOYO "
As, pues, los binodos de apoyo son una herramienta auxiliar que nos va a permitir que
determinados automatismos respondan slo a una ( varias ) secuencias
predeterminadas. Dicha secuencia va a estar regida por la limitacin, tanto en el orden
de aparicin de los captadores de informacin, como en los tiempos en que estos
acontezcan.
Tambin son diferentes a los binodos auxiliares introducidos en los grafos de secuencia,
ya que estos binodos auxiliares se introducen despus de realizado el grafo de
secuencia.
Ejemplo :
Queremos que un actuador Z se active si y slo si los tres captadores de informacin A,
B y C llegan de forma secuencial en el siguiente orden : primero A, luego B y luego C
A B Am C Bm
Am Bm Z
____________________________________________________________________________________
Teora Binodal pg. 36
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 1
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 2
Sistemas de control secuencial
____________________________________________________________________________________
Dependiendo del modelo de control, puede haber diferencias en el tipo y alcance de los
operandos disponibles
Debe distinguirse entre los operandos Monobit y Multibit. Los Operandos Monobit (
SBO ) ( Single Bit Operand ) pueden evaluarse como cierto / falso en la parte
condicional de una frase del programa y pueden Activarse / Desactivarse ( Set / Reset )
en la parte ejecutiva del programa. Durante las operaciones de interrogacin y carga, los
SBO son almacenados en el Acumulador Monobit ( SBA ) ( Single Bit Accumulator )
de la CPU
Los operandos Multibit ( MBO ) ( Multi Bit Operand ) pueden compararse con otros
operandos multibit ( <, >, =, etc. ) ( rango 0-255, 0-65535, +/- 32767 etc. ) en la parte
condicional de la frase. En la parte de ejecucin de la frase de un programa, los
operandos multibit pueden ser cargados con valores, decrementados e incrementados o
manipulados por medio de un amplio conjunto de operadores aritmticos y lgicos.
Durante su interrogacin y operaciones de carga, los MBOs son cargados en el
Acumulador Multibit ( MBA ) de la CPU
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 3
Sistemas de control secuencial
____________________________________________________________________________________
La siguiente tabla proporciona informacin general sobre los operandos Monobit, cmo
se abrevian en el lenguaje AWL, as como un breve ejemplo. La columna indica si el
ejemplo respectivo es vlido para la parte Condicional ( c ) o Ejecutiva ( e ) de una frase
del programa
NOTA : Los operandos marcados con "* " pueden diferir o no estar disponibles en
todos los modelos de FPC
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 4
Sistemas de control secuencial
____________________________________________________________________________________
La siguiente tabla proporciona informacin general sobre los operandos Multibit, cmo
se abrevian en el lenguaje AWL, as como un breve ejemplo. La columna indica si el
ejemplo respectivo es vlido para la parte Condicional ( c ) o Ejecutiva ( e ) de una frase
del programa
NOTA : Los operandos marcados con "* " pueden diferir o no estar disponibles en
todos los modelos de FPC
Algunos modelos de FPC permiten varias CPUs dentro del mismo sistema. Cuando se
construyen tales sistemas, algunos operandos se designan como locales mientras que
otros se definen como globales
Los operandos globales son partes de un sistema al que puede accederse desde
cualquier CPU. Ejemplos tpicos de elementos globales incluyen Entradas, Salidas y
Marcas.
Para que sea posible este acceso global, los operandos globales deben ser nicos en su
designacin convencional
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 5
Sistemas de control secuencial
____________________________________________________________________________________
Los operandos locales son parte de un sistema al cual slo puede accederse por medio
de programas en una determinada CPU. Generalmente estos operandos residen en la
CPU local y no tienen nombres globales nicos.
* Registros
* Temporizadores
* Contadores
* Unidades Funcionales
* Programas
* Procesadores
1.3 Operadores
Smbolo Propsito
N NOT ( negacin
V VALUE asignacin para operandos multibit ( decimal )
V$ VALUE asignacin para operandos multibit ( hexadecimal )
V% VALUE asignacin para operandos multibit ( binario )
+ Suma de operandos multibit y constantes
- Resta de operandos multibit y constantes
* Multiplicacin de operandos multibit y constantes
/ Divisin de operandos multibit y constantes
< Comparacin multibit....Menor que
> Comparacin multibit....Mayor que
= Comparacin multibit....Igual a
<> Comparacin multibit....Diferente de
<= Comparacin multibit....Menor o igual a
>= Comparacin multibit....Mayor o igual a
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 6
Sistemas de control secuencial
____________________________________________________________________________________
PROGRAMA
PASO
FRASE
PARTE CONDICIONAL
PARTE EJECUTIVA
Cada programa AWL puede contener hasta 255 STEPs ( Pasos ) y cada Paso puede
contener una o ms Frases. A cada Paso se le puede asignar un nombre o " etiqueta "
opcional. Una Etiqueta de Paso solamente se requiere si el Paso correspondiente debe
ser posteriormente nombrado como el destino de una instruccin de salto.
2.3 Frases
La Parte Condicional sirve para indicar una o ms condiciones que son evaluadas
durante el funcionamiento por su condicin de ciertas o falsas. La Parte Condicional
siempre empieza con la palabra clave IF y sigue con una o ms instrucciones que
describen las condiciones a evaluar.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 7
Sistemas de control secuencial
____________________________________________________________________________________
Si las condiciones programadas son evaluadas como ciertas, entonces sern ejecutadas
todas las instrucciones programadas en la parte ejecutiva de la frase. El inicio de la
parte ejecutiva se indica con la palabra clave THEN
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 8
Sistemas de control secuencial
____________________________________________________________________________________
Es posible crear programas enteros que consten solamente de frases sin utilizar en
ningn caso la instruccin STEP. Los programas construidos de esta forma suelen
llamarse programas paralelos, y reaccionan igual que los programas escritos en
diagrama de contactos. Esto significa que, sin utilizar la instruccin STEP, tales
programas seran procesados una sola vez. Para que estos programas puedan procesarse
continuamente, es necesario incluir la instruccin PSE.
Los programas que no utilizan la instruccin STEP pueden procesarse de modo paralelo
( scanning ). A pesar de que este tipo de ejecucin de programas puede ser adecuado
para resolver ciertas tareas de control, el lenguaje AWL ofrece la instruccin STEP que
permite que los programas sean divididos en compartimentos estancos ( STEPS o
PASOS ), que sern ejecutados independientemente. En su forma ms sencilla, un STEP
incluye por lo menos una frase y toma la forma
STEP ( Label )
IF I 1.0 Si entrada 1.0 est activa
THEN SET O 2.4 entonces activa la salida 2.4 y continua en el siguiente
paso
Es importante comprender que el programa ESPERAR en este paso hasta que las
condiciones sean ciertas, en cuyo momento se ejecutarn las acciones y solamente
entonces el programa seguir procesando el siguiente paso.
La etiqueta ( Label ) del paso es opcional y solo se requiere si el paso va a ser el destino
de una instruccin de salto ( JMP ). Debe observarse que cuando el software FST carga
un programa AWL en el control programable, asigna automticamente una numeracin
relativa a cada paso del programa.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 9
Sistemas de control secuencial
____________________________________________________________________________________
Estos nmeros de paso asignados son reproducidos en todos los listados del programa y
pueden ser muy tiles en la visualizacin de la ejecucin del programa en modo on-line
a efectos de seguimiento.
STEP
IF I 2.2 Si entrada 2.2 activa
THEN SET O 4.4 entonces conecta salida 4.4
Pueden utilizarse las siguientes pautas para determinar como se procesan los Pasos y las
Frases :
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 10
Sistemas de control secuencial
____________________________________________________________________________________
Nota : Cuando se construyen programas o pasos que contengan varias frases, es muy
importante recordar que estas se procesarn de forma paralela ( scanning ); que cada
vez que la parte condicional de la frase sea evaluada como cierta, se ejecutarn
las instrucciones programadas en la parte ejecutiva. Esto debe ser considerado para
evitar las incontroladas ejecuciones mltiples de instrucciones tales como SET
TIMER o INC/DEC contador.
El lenguaje AWL no utiliza " accionamiento por flancos "... las condiciones son
evaluadas cada vez que se procesan, sin tener en cuenta su anterior estado.
Esta situacin se resuelve fcilmente o bien utilizando STEPs, Flags ( Marcas ) u otras
formas de control
Frase
Primera o anterior
en STEP x
No
Parte condicional
cierta ?
Si
Accin
es esta la No No es esta la
ULTIMA frase ULTIMA frase
del STEP x ? del STEP x ?
Si
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 11
Sistemas de control secuencial
____________________________________________________________________________________
En el siguiente ejemplo puede verse una aplicacin tpica en la que el autor desea que
cuando la ejecucin del programa alcance el paso 50 se comprueben varias condiciones
que, de ser ciertas, realizarn las correspondientes acciones.
Sin embargo, independientemente de si una o todas las condiciones son ciertas, despus
de ser procesadas exactamente una sola vez, el programa activar la salida 3.6 y
seguir en el siguiente paso... puesto que hemos forzado la ltima frase a ser cierta con
la instruccin NOP
STEP 50
IF I 1.0 Si entrada 1.0 est activa
THEN SET O 2.2 entonces activar salida 2.2
IF T3 Si Timer 3 funciona
THEN SET F 0.0 activa Marca ( Flag ) 0.0
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 12
Sistemas de control secuencial
____________________________________________________________________________________
La instruccin NOP tambin puede utilizarse en la parte Ejecutiva de una frase. En este
caso un NOP es equivalente a " no hagas nada ". Es utilizada frecuentemente cuando el
programa debe esperar ciertas condiciones y seguir en el siguiente paso
Otra instruccin AWL que puede utilizarse para influir en el flujo de ejecucin de un
programa, es la instruccin JMP ( salto ). Esta instruccin aade la posibilidad de
ramificar el lenguaje AWL.
STEP 50
IF I 1.0 Si entrada 1.0 est activa
THEN SET O 2.2 entonces activar salida 2.2
JMP TO 70 y salta al paso ( etiqueta ) 70
IF T3 Si Timer 3 funciona
THEN SET F 0.0 activa Marca ( Flag ) 0.0
Puede verse que no solo hemos alterado el flujo del programa, sino que adems hemos
establecido prioridades entre las frases.
Por ejemplo, las frases 2, 3 y 4 solamente tienen posibilidad de ser procesadas si la frase
1 es falsa y por lo tanto no se ejecuta; puesto que si la frase 1 se ejecuta, el programa
saltar al paso 70 sin haber procesado ninguna frase subsiguiente en el paso 50.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 13
Sistemas de control secuencial
____________________________________________________________________________________
Frase
Primera o anterior
en STEP x
No
Parte condicional
cierta ?
Si
Si OTHRW
en esta
Frase ?
Accin
Ejecuta la No
instruccin OTHRW
es esta la No No es esta la
ULTIMA frase ULTIMA frase
del STEP x ? del STEP x ?
Si Si
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 14
Sistemas de control secuencial
____________________________________________________________________________________
El lenguaje AWL usa las siguientes instrucciones que permiten resolver tareas de
control sencillas o complejas fcil y rpidamente
Instruccin Propsito
AND Realiza una funcin lgica AND entre operandos monobit o entre
multibit y constantes
BID Convierte el contenido del acumulador multibit de Binario a formato
BCD
CFM n Empieza la ejecucin o inicializacin de un mdulo de funcin
CMP n Empieza la ejecucin de un Mdulo de programa
CPL Produce el complemento a dos del contenido del acumulador
multibit
DEC Decrementa un operando multibit / acumulador
DEB Convierte el contenido del acumulador multibit de formato BCD a
Binario
EXOR Realiza la funcin EXOR entre operandos monobit o multibit y
constantes
IF Instruccin que marca el inicio de la parte condicional de una frase
INC Incrementa un operando multibit / acumulador
INV Realiza el complemento a uno del contenido del acumulador multibit
JMP TO Obliga al programa a seguir en un Paso especificado
( Step Label )
LOAD Permite la carga en el acumulador monobit o multibit de los
operandos especificados ( monobit o multibit ) y constantes
NOP Instruccin especial que siempre es cierta en la parte Condicional de
una frase. En la parte Ejecutiva equivale a " no hacer nada "
OR Realiza la funcin OR entre operandos monobit o multibit y
constantes
OTHRW Permite la continuacin de la ejecucin del programa aunque la Parte
Condicional de la frase sea falsa
PSE PSE ( Program Section End ) Fin de un programa parcial
RESET La instruccin Reset se utiliza para cambiar los operandos monobit a
estado lgico "0"
ROL Gira a izquierdas una posicin todos los bits contenidos en el
Acumulador. El bit ms significativo es desplazado a la posicin del
menos significativo
ROR Gira a derechas una posicin todos los bits contenidos en el
acumulador. El bit menos significativo es desplazado a la posicin
del ms significativo
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 15
Sistemas de control secuencial
____________________________________________________________________________________
Instruccin Propsito
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 16
Sistemas de control secuencial
____________________________________________________________________________________
AND
Propsito
2.- Para realizar una interseccin en AND entre dos operandos multibit o valores,
indistintamente en la parte condicional o ejecutiva de una frase
Ejemplos
Monobit
Multibit
0 0 1 0 1 1 0 1 operando 1 = 45 decimal
1 1 1 0 1 1 0 0 AND operando 2 = 236 decimal
0 0 1 0 1 1 0 0 resultado = 44 decimal
IF ( R6 El contenido de R6 es enlazado en
AND R7 ) AND con el contenido del registro R7
= V 34 A continuacin el resultado es comparado
con la cte. decimal 34
THEN ...... Si hay igualdad entonces se realizarn las
funciones programadas
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 17
Sistemas de control secuencial
____________________________________________________________________________________
El siguiente ejemplo muestra como utilizar la prestacin multibit para leer una palabra
entera ( Word ) de Entradas. A continuacin el resultado es enlazado en AND con el
valor decimal 15 ( 00001111 en binario ). Comparando el resultado de esta operacin
para ver si es mayor de "0", podremos verificar si alguna de las entradas I0.0 hasta I 0.3
se haya activa
El siguiente ejemplo muestra esta utilizacin de la funcin AND con operandos multibit
en la parte Ejecutiva de una frase
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 18
Sistemas de control secuencial
____________________________________________________________________________________
BID
Propsito
Ejemplos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 19
Sistemas de control secuencial
____________________________________________________________________________________
CFM
Propsito
Esta rutina del sistema puede utilizarse para borrar o inicializar diversos operandos. La
llamada a este CFM acepta un solo parmetro numrico. Si utilizamos el valor 2, el
Mdulo de Funcin inicializar todos los Flags a 0s
Esta rutina del sistema puede utilizarse para habilitar un controlador de interrupciones
de conteo a alta velocidad en la entrada I0 de la CPU del FPC 404. Este CFM requiere
pasar varios parmetros junto con la llamada al sistema. El primer parmetro especifica
el nmero del programa que queremos ejecutar cuando se alcance el final del conteo. El
segundo parmetro permite especificar si deseamos identificar el flanco ascendente o el
descendente de la seal. El parmetro 3 permite especificar el nmero de pulsos que
queremos contar antes de ejecutar el programa especificado en el parmetro 1
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 20
Sistemas de control secuencial
____________________________________________________________________________________
CMP
Propsito
La instruccin CMP ( Call Program Module, Llamada a un Mdulo de Programa ) se
utiliza para solicitar la ejecucin de una rutina de programa externa. Los mdulos de
programa pueden considerarse similares a las subrutinas
Ejemplos
Dependiendo del modelo especfico de FPC , as como del Mdulo de Programa
llamado, puede ser necesario pasar algunos parmetros cuando se utiliza una CMP
Este mdulo de programa puede utilizarse para transmitir texto. La llamada a este CMP
en particular acepta varios parmetros dependiendo de la funcin deseada
El ejemplo anterior sirve simplemente para dar una idea general de la forma en que son
llamados los mdulos de programa. Los diferentes procedimientos de llamada varan
mucho, as que el usuario siempre deber consultar la documentacin especfica
Mdulos sencillos
En una situacin donde el usuario simplemente escribe una subrutina como un mdulo
de programa, no es necesario pasar ningn parmetro. En tales casos, la llamada puede
realizarse con :
IF......
THEN CMP 8 Llama a un mdulo de programa que no
requiere ningn parmetro
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 21
Sistemas de control secuencial
____________________________________________________________________________________
CPL
Propsito
Ejemplos
0 0 0 1 0 0 1 0 0 1 1 0 0 1 1 1 4711
1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 1 CPL = - 4711
El valor con que se va a operar, primero debe ser cargado en el acumulador multibit. En
el ejemplo siguiente, el programa comprobar si el Registro 32 contiene un nmero
negativo, y si es as lo convertir a positivo y lo depositar en el Registro 22
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 22
Sistemas de control secuencial
____________________________________________________________________________________
DEB
Propsito
Es frecuente que muchos equipos perifricos puedan enviar informacin ( valores etc.) a
un PLC a travs de las entradas estndar. Para minimizar el nmero de entradas, el
dispositivo perifrico puede utilizar una codificacin BCD.
Dado que la instruccin DEB opera sobre el contenido del acumulador multibit, el valor
a convertir debe ser previamente cargado en el acumulador multibit.
Ejemplos
Si utilizamos dos conmutadores rotativos BCD para definir el nmero de ciclos que una
mquina debe realizar, podramos utilizar las siguientes instrucciones :
Hemos conectado los conmutadores BCD a las entradas 0-7 de la palabra de entradas
IW1 y la entrada I0.3 se utiliza para validar la introduccin del valor, que ser
almacenado en la palabra de contador CW2
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 23
Sistemas de control secuencial
____________________________________________________________________________________
DEC
Propsito
Ejemplos
Sin embargo, a veces una botella puede no estar completamente llena y esto es
verificado ms adelante en el proceso de produccin. Si se detecta una botella
parcialmente llena, el contador totalizador debe ser disminuido en una unidad
IF....
THEN LOAD R9 Cargar R 9 en el acumulador multibit
-V1 restar 1
TO R9 y copiar el resultado de nuevo en R 9
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 24
Sistemas de control secuencial
____________________________________________________________________________________
EXOR
Propsito
0 0 1 0 1 1 0 1 operando 1 = 45 decimal
1 1 1 0 1 1 0 0 OR operando 2 = 236 decimal
1 1 0 0 0 0 0 1 resultado = 193 decimal
Cuando se utiliza en la parte Condicional de una frase, esta funcin permite comparar el
resultado de una funcin lgica EXOR de dos operandos multibit con un tercer
operando multibit o con una constante.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 25
Sistemas de control secuencial
____________________________________________________________________________________
La palabra de entradas IW0 ( I0.0...I 0.7 ) est conectada a los sensores de presencia de
botella y la palabra de entradas IW1 ( I1.0...I1,7 ) est conectada a los sensores de
llenado de botella. La palabra de salidas OW0 ( O0.0...O0.7 ) controla las boquillas de
llenado, mientras que la salida O 1.0 cuando est activa, cierra un tope sosteniendo as
las botellas para su llenado
STEP 10
IF N O 1.0 Las botellas no estn detenidas
AND I 0.7 y hay botellas en posicin 7
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 26
Sistemas de control secuencial
____________________________________________________________________________________
INC
Propsito
Ejemplos
Sin embargo, a veces una botella puede no estar completamente llena y esto es
verificado ms adelante en el proceso de produccin. Si se detecta una botella
parcialmente llena, el contador totalizador debe ser disminuido en una unidad
IF....
THEN LOAD R9 Cargar R 9 en el acumulador multibit
+V1 aade 1
TO R9 y copia el resultado de nuevo en R 9
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 27
Sistemas de control secuencial
____________________________________________________________________________________
INV
Propsito
Cuando se aplica a enteros con signo, esto es equivalente a multiplicar un nmero por -1
y aadirle -1.
Ejemplos
0 0 0 1 0 0 1 0 0 1 1 0 0 1 1 1
1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 INV
La instruccin INV puede ser de utilidad cuando se desea invertir todos y cada uno de
los bits contenidos en el acumulador multibit
STEP 10
IF N T1 Tiempo vencido
THEN LOAD OW1 El estado actual de las salidas 0-15 de las
estaciones de agitado es copiado al
acumulador
INV ahora invertimos el estado de cada
salida... aquellas que estn en 1 pasarn a
0 ( pero esto solo en el MBA )
AND IW1 ahora corregir para cada estacin que
estuviera en off y no tuviera contenedor
TO OW1 finalmente activar las correspondientes
salidas
SET T1 y arrancar el temporizador
STEP 20 espera hasta terminar el proceso
IF N T1 de temporizacin
THEN JMP TO 10 para regresar al paso 10
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 28
Sistemas de control secuencial
____________________________________________________________________________________
JMP TO
Propsito
Ejemplos
STEP 20
.......... frases anteriores en el paso 20
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 29
Sistemas de control secuencial
____________________________________________________________________________________
El siguiente ejemplo utiliza saltos mltiples dentro de una instruccin STEP y muestra
una situacin donde el operador de la mquina debe seleccionar 1 de 3 posibles
opciones
Hay que tener cuidado al ordenar varias frases dentro de un mismo paso, junto con el
uso de la instruccin JMP, ya que es fcil asignar prioridades involuntariamente.
El siguiente ejemplo asume que los pasos hasta el 50 contienen instrucciones para un
proceso, y que al alcanzar el paso 60, la mquina debe verificar las entradas I1.1, I1.2 y
I 1.3, esperar hasta que aparezca una PRIMERA entrada y procesar solamente una de
estas entradas, donde la I 1.1. tiene la mxima prioridad e I 1.2 tiene la prioridad ms
baja
STEP 60
IF N I 1.1 Esperar hasta que por lo menos una de
AND N I 1.2 las entradas est activa
AND N I 1.3
THEN JMP TO 60
IF I 1.1 Esta entrada tiene la ms alta prioridad
THEN JMP TO 100 al paso 100
IF N I 1.1 asegurarse de que no hay acciones
AND I 1.2 de mayor prioridad
THEN JMP TO 150 al paso 150
IF N I 1.1 asegurarse de que no hay acciones
AND N I 1.2 de mayor prioridad
AND I 1.3
THEN NOP OK. para procesar solo el siguiente paso
del programa
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 30
Sistemas de control secuencial
____________________________________________________________________________________
LOAD...TO
Propsito
2.- Como paso intermedio requerido para transferir informacin entre operandos
Ejemplos
Cargas monobit
A pesar que los ejemplos citados son instrucciones vlidas AWL, generalmente no se
usan. Equivalen a :
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 31
Sistemas de control secuencial
____________________________________________________________________________________
Cargas multibit
El siguiente ejemplo ilustra algunas de las diversas funciones que pueden realizarse
utilizando la instruccin LOAD
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 32
Sistemas de control secuencial
____________________________________________________________________________________
Obsrvese que una vez que el Valor ( en este caso 0 ) ha sido cargado en el acumulador
multibit, puede copiarse ( utilizando TO ) a varios destinos sin tener que recargarlo
Resumen
La instruccin LOAD, puede muy bien ser una de las instrucciones ms potentes en el
lenguaje AWL.
Es importante recordar que la instruccin LOAD nicamente prepara al sistema para las
instrucciones que le siguen.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 33
Sistemas de control secuencial
____________________________________________________________________________________
NOP
Propsito
Ejemplos
Parte condicional
Cuando se utiliza en la parte condicional de una frase, la instruccin NOP puede servir
para construir una frase que siempre sea evaluada como cierta, con lo que las
instrucciones programadas en la parte ejecutiva siempre se realizarn
STEP 45
IF NOP Siempre cierto
THEN SET T6 arranca temporizador 6
SET O 1.2 activa la salida 1.2
Procesamiento paralelo
Cuando un paso de programa contiene varias frases que deben procesarse ( explorarse )
continuamente, la instruccin NOP puede utilizarse para controlar el flujo del programa
STEP 11
IF I 1.4 Si entrada 1.4 est activa
THEN SET T4 arranca temporizador 4
IF T4 Temporizador 4 funciona
AND O 1.6 y motor funciona
THEN INC CW3 incrementa ciclo de conteo
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 34
Sistemas de control secuencial
____________________________________________________________________________________
IF NOP Incondicionalmente
THEN JMP TO 11 continua esta exploracin
Parte ejecutiva
STEP 60
IF I 1.5 Entrada 1.5 activa
AND T7 Temporizador 7 funcionando
AND N C2 Contador 2 inactivo
THEN NOP cumplidas las condiciones anteriores,
procede con el siguiente paso
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 35
Sistemas de control secuencial
____________________________________________________________________________________
OR
Propsito
Ejemplos
Monobit
Multibit
0 0 1 0 1 1 0 1 operando 1 = 45 decimal
1 1 1 0 1 1 0 0 OR operando 2 = 236 decimal
1 1 1 0 1 1 0 1 resultado = 237 decimal
La funcin OR puede ser utilizada con operandos Multibit y valores, tanto en la parte
Condicional de la frase, como en la parte Ejecutiva.
Cuando se utiliza en la parte Condicional de una frase, esta funcin permite que el
resultado de la funcin lgica OR entre dos operandos multibit o valores, sea
comparado con un tercer operando multibit o con un valor.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 36
Sistemas de control secuencial
____________________________________________________________________________________
STEP 60
THEN LOAD IW4 Desactivar cada transportador
TO OW4 a medida que alcanzan la posicin final
IF (OW4 Cuando todos los transportadores
=V0 se han detenido
THEN JMP TO 50 empezar de nuevo
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 37
Sistemas de control secuencial
____________________________________________________________________________________
PSE
Propsito
Ejemplos
Los programas clsicos o partes del programa se terminan utilizando la instruccin PSE
o la instruccin JMP.
STEP 10
IF I 1.1 Pulsador de marcha
THEN SET O 2.1 Avanzar cilindro
STEP 20
IF I 3.1 Cilindro delante
THEN RESET O 2.1 retroceder cilindro
PSE ir a la primera frase
OTHRW PSE ir a la primera frase
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 38
Sistemas de control secuencial
____________________________________________________________________________________
RESET
Propsito
El efecto que produce una instruccin de RESET, vara segn el operando referido. La
siguiente tabla proporciona un resumen de la utilizacin de la instruccin RESET
Ejemplos
Los operandos marcados con "*" pueden diferir o no ser aplicables a todos los
modelos de PLC
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 39
Sistemas de control secuencial
____________________________________________________________________________________
ROL
Propsito
La instruccin ROL ( ROtate Left ), rota el contenido del acumulador Multibit hacia la
izquierda en una posicin
Ejemplos
0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 LOAD MBO
1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 0 1er ROL
0 1 0 1 1 0 0 0 0 1 1 1 0 1 0 1 2 ROL
0 1 0 1 1 0 0 0 0 1 1 1 0 1 0 1 TO MBO
IF N T6 Si T6 est parado
THEN LOAD OW1 cargar los 16 bits de la palabra de salidas
1 al MBA
ROL Rota a izquierda una vez
ROL rota a izquierda una segunda vez
TO OW1 copia el resultado de nuevo al mismo sitio
Esta instruccin puede tener una buena aplicacin cuando se utiliza en mquinas
transfer rotativas o transportadores, para seguir el estado de la produccin cuando la
mquina realiza la transferencia
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 40
Sistemas de control secuencial
____________________________________________________________________________________
ROR
Propsito
La instruccin ROR ( ROtate Rigth ), rota el contenido del acumulador Multibit hacia la
derecha en una posicin
Ejemplos
0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 LOAD MBO
1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1er ROR
0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 2 ROR
0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 TO MBO
IF N T6 Si T6 est parado
THEN LOAD OW1 cargar los 16 bits de la palabra de salidas
1 al MBA
ROR Rota a la derecha una vez
ROR Rota a la derecha una segunda vez
TO OW1 copia el resultado de nuevo al mismo sitio
Esta instruccin puede tener una buena aplicacin cuando se utiliza en mquinas
transfer rotativas o transportadores, para seguir el estado de la produccin cuando la
mquina realiza la transferencia
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 41
Sistemas de control secuencial
____________________________________________________________________________________
SET
Propsito
La instruccin SET ( activar ) se utiliza para cambiar los operandos Monobit al estado
lgico "1". La activacin de un operando que ya est activado, no produce efecto alguno
El efecto que produce una instruccin de SET, vara segn el operando referido. La
siguiente tabla proporciona un resumen de la utilizacin de la instruccin SET
Ejemplos
Los operandos marcados con "*" pueden diferir o no ser aplicables a todos los
modelos de PLC
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 42
Sistemas de control secuencial
____________________________________________________________________________________
SHIFT
Propsito
Ejemplos
En el siguiente ejemplo, cada vez que la entrada I 1.0 se activa, el estado de las salidas
O 1.1 hasta O 1.4 debe ser actualizadas.
* La salida O 1.4 tomar su estado segn el estado que tenga la salida O 1.3
* La salida O 1.3 tomar su estado segn O 1.2
* La salida O 1.2 tomar su estado segn O 1.1
* La salida O 1.1 tomar su estado segn el estado que tenga la entrada I 1.1
STEP 10
IF I 1.0 Entrada activa
THEN LOAD I 1.0 aqu se utiliza un Flag para evitar escribir
desde una entrada, lo que de lo
TO F 0.0 contrario sucedera
SHIFT O 1.1 cargar F0.0 O 1.1
SHIFT O 1.2 cargar O 1.1 O 1.2
SHIFT O 1.3 cargar O 1.2 O 1.3
SHIFT O 1.4 cargar O 1.3 O 1.4
STEP 20
IF N I 1.0 Espera que liberen la entrada
THEN JMP TO 10 repetir
Ver Flags y Flags Words ( marcas y palabras de marca ) para una alternativa a la
construccin de registros de desplazamiento
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 43
Sistemas de control secuencial
____________________________________________________________________________________
SHL
Propsito
Ejemplos
1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 LOAD MBO
1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 0 SHL
1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 0 TO MBO
Shift Register
Supongamos que estamos controlando una mquina que monta cartuchos de cintas para
impresoras de ordenador. El proceso empieza en la estacin 1 donde se hallan apilados
los cartuchos vacos en la lnea de montaje; hasta la lnea 10 donde los conjuntos
montados son descargados a una mquina de embalar. En cada estacin ( 1-10 ), una
vez se ha completado la operacin de montaje respectiva, se realiza un control de
calidad. Los montajes defectuosos son inmediatamente retirados.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 44
Sistemas de control secuencial
____________________________________________________________________________________
Mientras que cada estacin puede incluir sensores para asegurar que ciertas piezas estn
correctamente posicionadas antes de proceder, el registro de desplazamiento,
simplificar notablemente nuestras necesidades de proceso.
Para simplificar este ejemplo, slo hemos considerado las estaciones 1-3
IF T1 Operaciones terminadas
THEN SET O 1.1 transferir linea de montaje
STEP 50
IF N I 2.0 Linea transfiriendo
THEN LOAD FW1 carga el registro de desplazamiento
SHL actualiza
TO FW1 y almacena
STEP 60
IF I 2.0 Transferencia realizada
THEN RESET O 1.1
JMP TO 20 continua procesando
Multiplicacin
La instruccin SHL puede utilizarse para multiplicar el contenido del MBA por dos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 45
Sistemas de control secuencial
____________________________________________________________________________________
SHR
Propsito
La instruccin SHR puede utilizarse tambin para dividir por dos cualquier MBO o
valor
Ejemplos
1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 LOAD MBO
0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 SHR
0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 TO MBO
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 46
Sistemas de control secuencial
____________________________________________________________________________________
SWAP
Propsito
Ejemplos
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 LOAD MBO / V
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 SWAP
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 TO MBO
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 47
Sistemas de control secuencial
____________________________________________________________________________________
5 TEMPORIZADORES
5.1 El temporizador
Retardo de conexin
Seal de activacin
Para efectuar la
Pulsos secuenciales
programacin de
una temporizacin,
es necesario recurrir
a ( submdulos )
temporizadores. cadencia
Todos los controles
( se cuentan flancos negativos )
lgicos
programables
contienen dichos
submdulos de
temporizacin. Por
cadencia
lo general, los
( se cuentan flancos positivos )
tiempos son
configurados de
modo digital, lo que significa que un contador se encarga de contar cadencias. Un PLC
cuenta las cadencias con la misma exactitud con la que los relojes cuentan las
oscilaciones de cuarzo. O, para ser ms precisos : el PLC cuenta flancos positivos o
negativos de los pulsos secuenciales.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 48
Sistemas de control secuencial
____________________________________________________________________________________
Un milisegundo
Una centsima de segundo
Una dcima de segundo
Un segundo
Un minuto
Activar
Estado
Parar
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 49
Sistemas de control secuencial
____________________________________________________________________________________
El valor nominal indica el tiempo que deber transcurrir en funcin del programa y
expresado mediante un nmero que indica la cantidad de cadencias que se haya
seleccionado. El valor nominal tambin puede ser igual a "0"; en este caso, el tiempo
que se haya ajustado es igual al valor efectivo.
Cadencia
cadencia
Valor Nominal 0 0 0 0 0
Valor efectivo 4 3 2 1 0
Estado 1 1 1 1 0
Tiempo est Tiempo est
activado desactivado
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 50
Sistemas de control secuencial
____________________________________________________________________________________
Nota : Todos los modelos de FPC incorporan bateras que mantienen el contenido de
los Preselectores de Temporizador durante los periodos de desconexin
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 51
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 52
Sistemas de control secuencial
____________________________________________________________________________________
Para que los temporizadores sean tiles en control de procesos, es necesario saber
cundo ha vencido un tiempo programado. El lenguaje AWL proporciona los medios
para interrogar si un temporizador est activo, de la misma forma que se interroga si una
entrada est activa
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 53
Sistemas de control secuencial
____________________________________________________________________________________
tiempo programado
Timer activo = 1
Timer inactivo = 0
SET Tn RESET Tn
La lnea fina indica que ejecutando una instruccin RESET Tn, inmediatamente se
situar al temporizador en estado inactivo
El lenguaje AWL no utiliza el " accionamiento por flancos "...Las condiciones son
evaluadas cada vez que se procesan, sin tener en cuenta su estado anterior. Esta
situacin se resuelve fcilmente utilizando STEPs, Flags u otra forma de control. Los
ejemplos siguientes muestran dos posibles formas en las que este aspecto es
controlado
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 54
Sistemas de control secuencial
____________________________________________________________________________________
5.4 Ejemplos
1
I 7.0
0
1
O 7.5
0
t t
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 55
Sistemas de control secuencial
____________________________________________________________________________________
STEP S1
IF I 1.0
THEN LOAD V2
TO TP 0 Cargar temporizador
WHIT SEC
SET T0 Activar temporizador
STEP S2
IF N T0
AND I 1.0
THEN SET O 1.0 Consultar temporizador
IF N I 1.0
THEN RESET O 1.0
JMP TO S1
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 56
Sistemas de control secuencial
____________________________________________________________________________________
1
I
0
0
t t
STEP 11
IF N I 7.0 Si entrada 7.0 no est activa
THEN LOAD V5 Cargar valor fijo
TO TP 0 En preselector de temporizador TP0
WHIT TSC 0, 1 segundo
SET T0 Activar temporizador 0
STEP 12
IF N T0 Tiempo transcurrido
THEN RESET O 7.5 Desactivar salida 7.5
JMP TO 10 volver al paso 10
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 57
Sistemas de control secuencial
____________________________________________________________________________________
Sin embargo, si en la entrada se vuelve a recibir la seal "0" antes de que haya
transcurrido el tiempo, tambin se cancela la salida ( condicin OR en el ltimo paso
1
I 7.0
0
1
O 7.5
0
t t
STEP 31
IF N T0 Tiempo transcurrido ?
OR N I 7.0 o entrada no activa
THEN RESET O 7.5 desactivar salida
JMP TO 30 y volver al inicio
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 58
Sistemas de control secuencial
____________________________________________________________________________________
1
I 7.0
0
1
O 7.5
0
t t
STEP 25
IF N I 7.0 Si entrada 7.0 no est activa
THEN LOAD V 14 Cargar valor fijo
TO TP 0 En preselector de temporizador TP0
WHIT SEC 1 segundo
SET T0 Activar temporizador 0
SET O 7.5 Activar salida 7.5
STEP 26
IF N T0 Tiempo transcurrido
THEN RESET O 7.5 Desactivar salida 7.5
JMP TO 24 volver al paso 24
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 59
Sistemas de control secuencial
____________________________________________________________________________________
1
I 7.0
0
1
O 7.5
0
t on t on
t off t off
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 60
Sistemas de control secuencial
____________________________________________________________________________________
Procedimiento
Esquema elctrico
0V
+ 24 V
H1
+ 24 V 0V O 1.0
Listado de direcciones
Denominacin Abreviatura Direccin Funcin
Lmpara H1 O 1.0 Lmpara encendida con seal 1
Temporizador T0
Programa
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 61
Sistemas de control secuencial
____________________________________________________________________________________
Dado que los tiempos para la CONEXIN y la DESCONEXIN son iguales, slo es
necesario tener una constante y efectuar un proceso de carga para el temporizador.
En el paso 1 se efecta la carga del temporizador, el cual entonces puede ser consultado
para encender y apagar la lmpara. El paso 1 no contiene una parte condicional IF
porque la lmpara siempre tiene luz intermitente ( si est activado el mando )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 62
Sistemas de control secuencial
____________________________________________________________________________________
El siguiente ejemplo muestra una parte del programa en la que se desea poner en
marcha un motor durante 3 segundos cada vez que se accione un pulsador, si el motor
no est funcionando, y por lo menos despus de transcurridos 9 segundos desde que el
motor estuvo funcionando por ltima vez. En este programa, la situacin de que los
temporizadores sean continuamente rearrancados, es eliminada combinando la
instruccin STEP de AWL con la instruccin N Timer
STEP 1
IF NOP Inicializar al arranque
THEN LOAD V 900 900 x 0,01 seg.
TO TP 0 T0 es el tempor. de la segunda pausa
LOAD V 300 300 x 0,01 seg.
TO TP 2 T2 es el tiempo motor
SET T0 activar tiempo de pausa
STEP 10
IF N T0 Tiempo 0 vencido
AND N T2 Tiempo 2 no corre
AND N O 1.0 Motor parado
AND I 1.2 Pulsador accionado
THEN SET T2 Activar tiempo 2
SET O 1.0 Activar motor
STEP 20
IF N T2 Tiempo motor vencido
THEN RESET O 1.0 Parar el motor
SET T0 Activar tiempo pausa
JMP TO 10 Volver a empezar
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 63
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 64
Sistemas de control secuencial
____________________________________________________________________________________
STEP S1
IF I 1.0
THEN LOAD V2
TO TP 0 Cargar Temporizador
WHIT SEC
SET T0
STEP S2
IF N T0
AND I 1.0
THEN SET O 1.0 Consultar temporizador
IF N I 1.0
THEN RESET O 1.0
JMP TO S1
IF I 1.0
AND N F 0.0
THEN LOAD V2
TO TP 0
WHIT SEC
SET T0
SET F 0.0
IF N T0
AND I 1.0
AND F 0.0
THEN SET O 1.0
IF N I 1.0
THEN RESET O 1.0
RESET F 0.0
PSE
OTHRW PSE
Programa de enlaces lgicos : retardo de conexin
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 65
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 66
Sistemas de control secuencial
____________________________________________________________________________________
6 CONTADORES
6.1 Generalidades
Son submdulos que son conectados al PLC ( al igual que los actuadores y sensores ).
En muchas operaciones de control es necesario recurrir a contadores rpidos. " Rpido "
suele significar en este caso una frecuencia de conteo superior a 50 Hz, lo que equivale
al registro de ms de 50 operaciones por segundo. Tal funcin por lo general no se
puede solucionar con contadores " normales " de un PLC.
La frecuencia de la operacin de conteo est limitada por el retardo de las seales en las
entradas. Todas las seales de entrada ( incluyendo tambin la seal de conteo ) es
retardada durante un tiempo determinado ( de 1 hasta 20 ms. ) antes de que pueda ser
procesada por el PLC. De esta manera se evita que interfieran otras seales. Otra
limitacin estriba en el tiempo de los ciclos de control ( es decir, el tiempo que necesita
el PLC para ejecutar el programa )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 67
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 68
Sistemas de control secuencial
____________________________________________________________________________________
Cdigo BCD
0000 - 0
0001 - 1
0010 - 2
0011 - 3
0100 - 4
0101 - 5
0110 - 6
0111 - 7
1000 - 8
1001 - 9
1010
1011
1100 Estos nmeros binarios no se
1101 necesitan
1110
1111
0 1 1 0 0 0 1 0 Cifras duales
Cifras decimales
( visualizador de 7 segmentos )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 69
Sistemas de control secuencial
____________________________________________________________________________________
Ejemplo :
La figura muestra un ejemplo, en el que la palabra del contador ( valor efectivo del
contador ) est compuesto de 2 bytes (1). En consecuencia, quedan 16 bits para la
representacin de un nmero binario. Con 4 cifras del nmero binario puede
representarse una cifra del sistema decimal si se emplea la codificacin BCD. Ello
significa que con 16 bits pueden representarse los nmeros comprendidos entre 0000 y
9999. Si bien es posible crear nmeros mayores binariamente, stos no pueden ser
representados en el sistema decimal. ( El valor efectivo puede abarcar diferentes
cantidades de bit, dependiendo del PLC )
0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 0 Valor efectivo
del contador (1)
0 0 1 0 1 0 0 1 1 1 1 1 1 1 0 Memoria ( 2 )
Conversin dual- decimal ( 4 cifras )
0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 0 Memoria ( 3 )
0 1 1 1 0 1 0 0 AW 1
Visualizador ( 4 )
0 1 0 1 0 0 1 1 Memoria
0 1 0 1 0 0 1 1 AW 2
Visualizador ( 5 )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 70
Sistemas de control secuencial
____________________________________________________________________________________
A continuacin, las 8 cifras de la palabra del contador son desplazadas hacia la derecha
y transformadas en la palabra de salida AW2. Con esta palabra de salida se indican los
dos valores decimales ms altos ( 5 ).
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
Con el fin de " ahorrar " salidas al efectuar la indicacin del estado del contador, puede
aplicarse otro mtodo : se trata, concretamente, del mtodo multiplexor. Ejemplo : para
visualizar un nmero de cuatro cifras se necesitan slo 8 salidas ( es decir, solamente
una palabra de salida ). El mtodo normal consumira 16 salidas.
Ello significa lo siguiente : con las 4 ltimas salidas se forma primero la ltima cifra (
con el cdigo BCD ). Con la cuarta salida se activa el ltimo dgito donde se visualiza
dicha cifra. A continuacin, nuevamente se recurre a las 4 ltimas salidas para formar la
penltima cifra. Con la tercera salida se activa el tercer dgito del visualizador; etc.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 71
Sistemas de control secuencial
____________________________________________________________________________________
1
dgito
2
dgito
3
dgito Valor de cifras
dgito con el cdigo
1 0 0 0 0 0 1 1 Palabra de salida
Visualizador
Aplicando este mtodo, las cifras aparecen en el visualizador una despus de la otra. Sin
embargo, ello sucede en fracciones de segundo. Para la vista humana, es como si las
cifras apareciesen simultneamente.
En este ejemplo se muestra la palabra del contador cuando ste ha finalizado el conteo,
es decir, cuando el contador ha contado hasta llegar a un valor determinado.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 72
Sistemas de control secuencial
____________________________________________________________________________________
IF N C0
THEN SET O 1.3
LOAD CW 0
BID
TO OW 5
* Valor efectivo
* Valor nominal
* Estado
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 73
Sistemas de control secuencial
____________________________________________________________________________________
El valor inicial es un nmero entero y positivo. Este nmero equivale al valor efectivo
del contador. Dicho valor cambia en funcin de cada una de las operaciones que se
produzcan y que debern ser contadas. Concretamente, se deducir una unidad en cada
operacin ( contador de cuenta atrs ). El contador se detiene cuando alcanza el valor
nominal 0. En este caso no es necesario definir un valor nominal.
impulso de +1
Valor efectivo 3
conteo -1
Estado 1 Operacin
Arranque Funciona-
0 si valor Valor efectivo 2 miento del
Parada nominal = 0
contador
2 Operacin
Valor efectivo 1
3 Operacin
Contador
Valor efectivo 0
detenido
Valor efectivo 0
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 74
Sistemas de control secuencial
____________________________________________________________________________________
Despus de cada operacin de conteo ( es decir cada vez que el contador agrega una
unidad al valor efectivo ) se efecta una comparacin entre el valor nominal y el
efectivo. En la figura se muestra un ejemplo sencillo de este funcionamiento. Tambin
en este caso se aplica lo siguiente :
6.2.1 Aplicacin
Para definir los elementos del contador se utilizan las siguientes instrucciones ( FPC
404 )
Estado C0...C15 C = Counter ( Contador )
Valor efectivo CW0...CW15 CW = Counter Word ( Palabra del contador )
Valor nominal CP0..CP15 CP = Counter Preselect (Preselector del contador)
El contador, la palabra y el preselector del contador que van juntos tienen la misma
direccin. El contador 6, por ejemplo, tiene los elementos C6, CW6 y CP6
Con el preselector del contador se define un valor nominal para la palabra del
contador
De este modo se dispone bsicamente de dos posibilidades para, por ejemplo, efectuar
el conteo de 24 operaciones
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 75
Sistemas de control secuencial
____________________________________________________________________________________
Programacin en AWL
IF I 1.2
THEN LOAD V7
TO CW 1
Cargar constante en la palabra del contador 1
IF I 1.6
THEN LOAD V 24
TO CP 8
Ajustar el preselector del contador 8
IF I 1.1
THEN INC CW 0
Contar hacia adelante en la palabra del contador 0
IF I 1.1
THEN DEC CW 5
Contar hacia atrs en la palabra del contador 5
IF C0 Contador en funcin
THEN SET O 1.2
IF N C0 Contador detenido
THEN RESET O 1.2
Consultar contador 0 ( estado )
IF ( CW 4
> V 150 )
THEN SET O 1.0
Consultar contador 4 ( comparacin )
IF ( CW 1
> CP 1 )
THEN SET O 1.1
Consultar contador 1 ( comparacin )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 76
Sistemas de control secuencial
____________________________________________________________________________________
Cargar el contador :
Contar :
Las " operaciones " que son contadas equivalen a las seales "1" de la entrada I 1.2. Del
valor efectivo de la palabra del contador se resta 1 ( DEC : cuenta hacia atrs ). Al
mismo tiempo se activa la salida O 1.0
Consulta :
STEP CARGAR
IF I 1.3
THEN LOAD V5
TO CW 1
STEP CONTAR
IF I 1.2
THEN SET O 1.0
DEC CW 1
STEP CON SULTAR
IF C1
AND N I 1.2
THEN RESET O 1.0
JMP TO CONTAR
IF N C1
AND N I 1.2
THEN RESET O 1.0
JMP TO CARGAR
Se sobreentiende que entre estos pasos es posible activar otras salidas adicionales en
otros pasos del programa. Las operaciones de conteo y consulta son repetidas hasta que
el contador se para.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 77
Sistemas de control secuencial
____________________________________________________________________________________
Nota : Todos los modelos de FPC incorporan bateras que mantienen el contenido de
los Preselectores de Contador, Palabras ( Words ) y bit de estado, durante los
periodos de desconexin
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 78
Sistemas de control secuencial
____________________________________________________________________________________
Esta inicializacin slo es preciso hacerla de nuevo si el valor de conteo para otras
actividades debe cambiarse. No es necesario recargar el Preselector del Contador cada
vez que se active el Contador. Los Preselectores de Contador pueden cargarse con
valores absolutos, o con el contenido de cualquier MBO ( p.ej. Registros, Input Word,
Flag Word, etc. )
Nota : Si se ejecuta una instruccin SET Cn, y el Contador indicado YA est activo, el
Contador ser REARRANCADO y el valor actual de conteo ( en CWn ) ser puesto de
nuevo a "0"
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 79
Sistemas de control secuencial
____________________________________________________________________________________
El lenguaje AWL no utiliza el " accionamiento por flancos "...Las condiciones son
evaluadas cada vez que se procesan, sin tener en cuenta su estado anterior.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 80
Sistemas de control secuencial
____________________________________________________________________________________
6.4 Ejemplos
STEP 1 ARRANQUE
THEN RESET C0 Contador de botellas
RESET C1 Contador de prensados
RESET O 1.0 Desactivar transporte
RESET O 1.1 Desactivar prensa corchos
LOAD V 25 Conteos que debe hacer
TO CP 0 el contador 0
LOAD V2 Nmero de prensadas que debe hacer
TO CP 2 el contador 2
LOAD V 100 Temporizador 0
TO TP 0 al valor de 100 x 0,1 seg.
STEP 20
IF N I 1.1 Esperar que la ltima botella salga del
sensor
THEN JMP TO 10 y seguir contando
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 81
Sistemas de control secuencial
____________________________________________________________________________________
STEP 70 TERMINADO ?
IF N C2 2 veces prensado
THEN JMP TO 5 volver al paso 5
OTHRW JMP TO 50 sino, prensar de nuevo
El programa espera la accin sobre un pulsador y entonces mueve 100 veces un cilindro
desde completamente atrs hasta completamente delante. Sin la utilizacin del Flag, un
programa de exploracin ( scanning ) INCrementara el contador a cada ciclo de scan
del programa, en lugar de hacerlo cada vez que el cilindro avanzara nuevamente.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 82
Sistemas de control secuencial
____________________________________________________________________________________
En el siguiente ejemplo se inicia un proceso y funciona hasta que se han producido 100
piezas buenas
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 83
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 84
Sistemas de control secuencial
____________________________________________________________________________________
F 0.0 tiene la finalidad de que el control sepa en todo momento si ha sido activada la
operacin de conteo o no. Este recordador es activado al cargar el contador. En este
estado, si se pulsa nuevamente S3 durante la operacin de conteo, no sucede nada,
puesto que el contador slo puede ser activado al principio del programa mediante
consulta del recordador si dicho recordador an no ha sido activado. F 0.0 es cancelado
solamente al final de programa ( cuando ha terminado de contar el contador ).
La salida es activada mediante una seal positiva emitida por el interruptor de final de
carrera I 1.0, con lo que del valor efectivo de contador se resta 1. Si la seal proveniente
de la entrada dura ms que la duracin del ciclo de programa, es posible que se cuente
dos veces.
El segundo recordador de flancos F 0.1 tiene la finalidad de evitar esta situacin. Dicho
segundo recordador es activado cuando la operacin de conteo se produce una vez.
Cuando el cilindro avanza y llega al final de carrera ( seal 1 en I 1.1 ), se cancela la
salida y el cilindro retrocede. Simultneamente se cancela el recordador de flancos F 0.1
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 85
Sistemas de control secuencial
____________________________________________________________________________________
7 UTILIZACIN DE REGISTROS
Estos registros son operandos multibit que pueden utilizarse para almacenar nmeros en
la gama de :
Si el modelo de FPC utilizado lleva una batera, el contenido de los registros ser
mantenido durante los periodos de desconexin. Los registros que no han sido nunca
inicializados contendrn un valor aleatorio.
Los registros tambin pueden utilizarse para simplificar procesos secuenciales dentro de
una seccin de programa de exploracin simple, como alternativa a la instruccin STEP
7.1 Ejemplos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 86
Sistemas de control secuencial
____________________________________________________________________________________
Los Flag Words ( o Palabras de Marcas ) son, en muchas cosas, idnticos a los
Registros. Cada Flag Word contiene 16 bits de informacin. Cuando son referenciados
como unidades de 16 bits ( MBO / Multibit Operands ), se utiliza el trmino Flag Word.
Los Flag Word son capaces de almacenar datos numricos en la gama :
Si el modelo de FPC utilizado lleva una batera, el contenido de los registros ser
mantenido durante los periodos de desconexin. Los Flag Word que no han sido nunca
inicializados contendrn un valor aleatorio.
Los Flag Word difieren de otros operandos multibit en varios puntos importantes
1.- La mayor diferencia entre los Flags Words y los dems operandos multibit tales
como Registros, Palabras de Contador, etc. es que cada uno de los 16 bits de que
consta un Flag Word puede direccionarse como bit independiente. Por ejemplo el
FPC 202 C contiene 16 Flag Words, direccionados desde FW0 hasta FW15
Tambin es posible direccionar bits ( Flags o Marcas ) individuales para cada Flag
Word, utilizando la sintaxis :
Por ejemplo, F 7.14 se refiere al bit 14 del FW7. Este sistema de direccionamiento
es similar al utilizado con las E / S digitales.
Mientras que los Flag Words pueden utilizarse con cualquier instruccin AWL
adecuada para operandos multibit, los Flags individuales slo son accesibles
utilizando instrucciones adecuadas para los operandos monobit
Los Flags o Marcas, como elementos monobit, son frecuentemente utilizados para
memorizar eventos. En este aspecto, son similares a los "rels internos"
frecuentemente citados en el lenguaje de Diagrama de Contactos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 87
Sistemas de control secuencial
____________________________________________________________________________________
2.- Los modelos de FPC que permiten varios mdulos de CPU ( Multiproceso ),
permiten que cualquier programa en cualquier CPU pueda acceder a los Flags de
cualquier otra CPU. Esto es, cada CPU es capaz de leer desde o escribir hacia
los Flags de otra CPU
Por esta razn, los Flags proporcionan el medio adecuado para intercomunicar
datos entre CPUs. En tales sistemas de mltiples CPUs, cada Flag es referenciado
como :
Por ejemplo, F0,11,9 se refiere al Flag ( o bit, o marca ) 9 en el Flag Word 11, de
la CPU 0
8.3 Ejemplos
Los Flags individuales ( as como los Flag Words ) pueden programarse indistintamente
en la parte condicional o en la ejecutiva de una frase. En la parte condicional pueden ser
interrogados por su estado ( 0 = inactivo, 1 = activo ); mientras que los Flag Words
pueden compararse con valores u otros MBOs
Al igual que con los otros operandos monobit o multibit, los Flags pueden combinarse
con otros operandos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 88
Sistemas de control secuencial
____________________________________________________________________________________
En la parte ejecutiva de una frase, los Flag Words pueden utilizarse como fuente o
destino de cualquier instruccin multibit
El hecho que los Flag Words sean direccionables en base a palabra o en base a bit,
proporciona un mtodo muy adecuado para construir registros de desplazamiento.
Como ejemplo, podramos necesitar programar una lnea de mecanizado en las que las
piezas fundidas en bruto se cargan en la estacin 0 y se realizan varias operaciones en
las siguientes 15 estaciones. La mquina completa transfiere o indexa cada 2 segundos y
durante este tiempo una nueva pieza puede o no estar presente en la estacin 0...lo cual
es detectado por medio de un sensor.
Las estaciones 1-15 no incluyen sensor de pieza, pero deseamos realizar la operacin
solamente si existe pieza en el til.
La instruccin Shift Left ( SHL ) la utilizaremos para desplazar los bits en el Flag Word
6. Tambin se utilizan las siguientes I / O
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 89
Sistemas de control secuencial
____________________________________________________________________________________
STEP 10 ARRANQUE
IF I 1.0 Pulsador de marcha
AND I 2.2 Lnea transferida
THEN LOAD V 200 2 segundos el preselector
TO TP 0 del timer 0
LOAD V0 asumimos nueva produccin, ninguna
TO FW 6 pieza en las estaciones
STEP 30 HA TERMINADO LA
TRANSFERENCIA ?
IF I 2.2 Nuevo punto de indexacin
THEN RESET O 2.0 Parar el motor de indexacin
JMP TO 15 regresar al paso 15 para seguir
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 90
Sistemas de control secuencial
____________________________________________________________________________________
Estos grupos completos de palabras son referenciados por su tipo ( Input o bien Output
y la direccin de la Word n ). Esta direccin es un nmero generalmente asignado en los
controles pequeos y configurable ( por conmutadores ) en los sistemas modulares.
Las Input Words se referencian con IWn, mientras que las Output Words se nombran
como OWn. Ejemplos
Debe observarse que cada Input o Output dentro de un sistema debe tener un nico
nmero de direccin. O lo que es lo mismo : no se permiten direcciones duplicadas en
un mismo sistema
Sin embargo, es generalmente aceptable para un sistema, incluir una Input Word con la
misma direccin que una Output Word ( p.ej. IW1 y OW1 ).
El tipo de I/O ( I O ) +
El nmero de direccin de la Word ( n ) +
" . " seguido por el nmero particular de la etapa I/O ( Sn )
Los nmeros de etapa son 0 - 7 0 - 15 dependiendo del grupo de I/O. Por ejemplo
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 91
Sistemas de control secuencial
____________________________________________________________________________________
Las Inputs ( o Entradas ) son elementos del sistema de control que estn diseados
solamente para ser ledas o interrogadas. Es decir, estn conectadas a dispositivos
externos, tales como sensores, interruptores, etc. que pueden o no emitir seal a una
determinada entrada
Por ejemplo, para determinar si todas las 8 entradas de la Input Word 2 estn recibiendo
seales vlidas, podramos enlazar en AND cada una de las entradas :
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 92
Sistemas de control secuencial
____________________________________________________________________________________
o utilizando la capacidad del lenguaje AWL, evaluar por palabras enteras utilizando el
programa :
Para verificar si una o ms de las entradas I 1.5, I 1.6, I 1.7 estn activas, puede
realizarse con :
Lo cual es equivalente a :
IF I 1.5
OR I 1.6
OR I 1.7
Nota : Mientras que las entradas slo pueden ser ledas ( interrogadas ), las salidas
pueden ser "escritas" ( SET o RESET ) y pueden tambin ser interrogadas igual que
las entradas. Por ello las referencias a salidas pueden aparecer indistintamente en la
parte Condicional o en la Ejecutiva de una frase AWL
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 93
Sistemas de control secuencial
____________________________________________________________________________________
La instruccin SET se utiliza para conectar una salida ( ponerla en ON ), mientras que
RESET se utiliza para desactivarla ( ponerla en OFF ).
Activar una salida que ya est activa, o desactivar una que ya est inactiva, no produce
ningn efecto.
Como se ha visto, las salidas tambin pueden ser interrogadas en la parte condicional.
La siguiente frase comprueba si la entrada I 2.4 est recibiendo seal y si la salida O 2.2
est actualmente activa
A veces puede ser deseable o necesario, verificar o alterar el estado de una palabra de
salidas. De la misma forma que las entradas pueden ser manipuladas en base a un grupo
o word, tambin lo pueden ser las salidas
THEN LOAD V0
TO OW 2
Producir que todas las salidas asociadas a la palabra de salidas 2, sean desactivadas
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 94
Sistemas de control secuencial
____________________________________________________________________________________
10 DETECCIN DE FLANCOS
10.1 Flancos
Las seales que provienen de sensores y llegan a las entradas son interpretadas por la
unidad central del PLC como seales "0" "1". La duracin de las seales "1" y "0" es
definida por el sensor. Por ejemplo : mientras que se acta un pulsador, se emite la seal
"1"; cuando se deja de actuar sobre el pulsador, el PLC recibe una seal "0". Sin
embargo, en muchos casos no tiene relevancia la seal misma, sino ms bien el
momento en que la seal cambia. Tal cambio es denominado un flanco
Un PLC tambin tiene que registrar el momento en que la seal de entrada cambia de
"0" a "1", puesto que cada vez que se acta sobre el pulsador slo deber activarse una
nica reaccin, ( independientemente de la duracin de la seal "1" ). De este modo se
evita una ejecucin repetida de una orden controlada por el PLC en caso de que se acte
demasiado tiempo sobre un pulsador. Los flancos de la seal de entrada son evaluados
por un programa
Flanco Flanco
positivo positivo
1 1
0 0 0
Flanco Flanco
negativo negativo
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 95
Sistemas de control secuencial
____________________________________________________________________________________
Tratndose de programas con enlaces lgicos, los flancos son evaluados mediante
recordadores de flancos. En el ejemplo que se ofrece a continuacin, los flancos
positivos ( cambio de seal 0 a 1 ) son registrados por el recordador
IF I 1.0
AND N F 0.0 Consultar recordador ( 1 )
THEN SET F 0.0 Activar recordador ( 2 )
... ... ...
... ... ... Disparo de la funcin
... ... ...
IF N I 1.0
THEN RESET F 0.0 Cancelar recordador
(1) Consultado
(2) Activado
(3) Cancelado
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 96
Sistemas de control secuencial
____________________________________________________________________________________
Deteccin de flancos
Flanco Flanco
positivo positivo
1 1
0 0 0
Cancelacin Cancelacin
del recordador del recordador
Activacin Activacin
del recordador del recordador
Disparo de Disparo de
la funcin la funcin
El programa puede estar configurado de tal manera que se evalen los flancos positivos
o negativos de las seales. Uno y otro caso dependen de las conexiones del sensor (
normalmente cerrado / normalmente abierto ) y de la forma en que es utilizado.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 97
Sistemas de control secuencial
____________________________________________________________________________________
Flanco positivo
Flanco
positivo
1 1
IF I 1.0
AND N F0.0
0 0
THEN SET F0.0
Cancelacin
del recordador
disparo de
Activacin la funcin
del recordador
IF N I 1.0
THEN RESET F0.0
Disparo de
la funcin
Flanco negativo
Flanco
negativo
1 1
IF N I
0 0
AND N F0.0
THEN SET F0.0
Cancelacin del
recordador
disparo de
Activacin la funcin
del recordador
IF I 1.0
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 98
Sistemas de control secuencial
____________________________________________________________________________________
11 MULTITAREA
Bajo el concepto de multitarea se entiende la ejecucin " concurrente " de varias tareas
( trabajos, programas ). Con ese fin es necesario disponer de un sistema operativo
apropiado, que se encargue de administrar los programas parciales con la tcnica de
programas parciales. Ello significa que un programa puede estar compuesto de varias
partes, conformando cada una de ellas un programa parcial. Estos programas parciales
tienen diversas funciones. Ventajas : estructura ms clara del programa y menor
duracin de los ciclos
Ejemplo
Un programa complejo deber poder ejecutarse tanto en funcionamiento automtico
como tambin en funcionamiento manual. Bsicamente se trata de dos tipos de
programas totalmente diferentes. " Automtico " suele ser un programa secuencial,
mientras que " Manual " es un programa de enlaces lgicos
Multitarea ( ejemplo 1 )
ACTIVACIN
P1 P2
AUTOMTICO MANUAL
Funcionamiento manual significa que las funciones del mando son activadas
directamente por el operario ( a travs de las entradas ). No obstante tienen que
cumplirse determinadas condiciones. El programa no es ejecutado automticamente.
Tratndose, por el contrario, de un programa de funcionamiento automtico, la
ejecucin del mismo se produce sin intervencin del operario ( una vez que ste lo haya
activado )
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 99
Sistemas de control secuencial
____________________________________________________________________________________
Estos programas van unidos puesto que tienen la finalidad de ejecutar la misma funcin
de control. En consecuencia, "manual" y "automtico" son funciones de control. Al
efectuarse la programacin se obtendran dos programas parciales que pueden ser, por
ejemplo, los siguientes :
Programa 1 : Automtico
Programa 2 : Manual
11.2 Funciones
Ejemplo :
P0 : Programa de organizacin
P1 : Automtico ( ciclo simple / ciclo continuo )
P2 : Manual
P3 : Reposicin
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 100
Sistemas de control secuencial
____________________________________________________________________________________
Multitarea ( ejemplo 2 )
ACTIVACIN
P0
Programa de
organizacin
P1 P2 P3
AUTOMTICO MANUAL REPOSICIN
Ciclo Ciclo
continuo simple
Ciclo simple : Si est activada esta funcin, el programa es ejecutado desde el primer
hasta el ltimo paso. Entonces concluye el programa y puede ser activado nuevamente
por el operario.
No todos los PLC permiten la ejecucin de una multitarea con programas parciales. No
obstante, para an as ejecutar rpidamente programas largos, puede efectuarse la
programacin de rdenes de salto o, tambin, puede aplicarse la tcnica de
subprogramas.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 101
Sistemas de control secuencial
____________________________________________________________________________________
.
.
123 IF I 1.2
124 THEN SET F1
125 JMP TO 219
126 RESET F1
.
.
.
198 IF I 1.7
199 THEN SET F2
200 JMP TO 219
201 RESET F2
.
.
219
.
.
250 IF F1
251 THEN JMP TO 126
252 IF F2
253 THEN JMP TO 201
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 102
Sistemas de control secuencial
____________________________________________________________________________________
.
.
123 IF I 1.2
124 THEN Programa parcial 219
125
.
.
.
198 IF I 1.7
199 THEN Programa parcial 219
200
.
.
219
.
.
249 RETURN
Programa
parcial
Los dos siguientes ejemplos muestran otras posibles soluciones. Diversos PLC son
capaces de recurrir a ms subprogramas contenidos en subprogramas ( en este caso, se
trata de subprogramas relacionados entre s. ). Tambin es posible recuperar un
subprograma de subprogramas iguales.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 103
Sistemas de control secuencial
____________________________________________________________________________________
Programa Subprograma
principal
UP1 UP2 UP3
01 01 02 03
Subprograma de lazo
Programa Subprograma
principal
01
01 LBL
( JSR ) 051
( SCT )
051 01
( JSR )
15
051
(CTR)
RET
End xxxxx
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 104
Sistemas de control secuencial
____________________________________________________________________________________
La unidad central del PLC 404 contiene 4 procesadores virtuales ( PZ0 hasta PZ3 ),
que ejecutan diversos programas.
Cada uno de los procesadores puede albergar uno de los programas existentes. Por
ejemplo : el programa 7 est en el procesador 1
P0
P1
P2 PZ 0
P3
P4
P5 PZ 1
P6
P7
PZ 2
P8
P9
P 10
P 11 PZ 3
P 12
P 13
P 14
P 15 Unidad central 0
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 105
Sistemas de control secuencial
____________________________________________________________________________________
* Unidad central 0
* Procesador 0
* Programa 0
* Paso 0
* lnea 0
Los procesadores son unidades funcionales monobit que pueden ser consultadas,
activadas o canceladas. Un procesador activado emite una seal "1" al ser consultado,
mientras que un procesador cancelado emite una seal "0".
Tambin los programas son unidades funcionales monobit. Tambin ellos pueden ser
consultados, activados o cancelados. Un programa que est puesto en un procesador y
que, adems, est activado, emite una seal "1"; en caso contrario, emite una seal "0".
IF I 1.0
THEN SET P 3.12
Programa 12 est puesto en procesador 3 y es activado en paso 0
IF I0
THEN SET P1
Programa 1 se activa si el procesador est puesto
IF I7 o IF I7
THEN RESET P 3.12 THEN RESET P12
Desactivar el programa 12
IF I1
THEN SET PZ 0
Programa contina en procesador 0
IF I. 3
THEN RESET PZ 0
Desactivar el procesador 0
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 106
Sistemas de control secuencial
____________________________________________________________________________________
Activacin de un programa
Cancelacin de un programa
Activacin de un procesador
La ejecucin del programa puesto en el procesador contina en aquel lugar donde fue
detenida
Cancelacin de un procesador
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 107
Sistemas de control secuencial
____________________________________________________________________________________
12 PROGRAMAS DE EJEMPLO
* Completamente secuencial
* Principalmente secuencial con algunas acciones aleatorias
* Completamente aleatorio
Ejemplo 1.
Completamente secuencial
Las tareas que son completamente secuenciales, son ideales para ser resueltas en el
lenguaje AWL, dada su implcita estructura de Pasos ( Step ). La tarea secuencial que
presentamos aqu es la de controlar 3 cilindros neumticos por medio de 3
electrovlvulas de 3/2 vas en una determinada secuencia.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 108
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 109
Sistemas de control secuencial
____________________________________________________________________________________
Ejemplo 2.
Principalmente secuencial con algunas acciones aleatorias
Mientras que las mquinas muy sencillas pueden ser puramente secuenciales en su
funcionamiento, hay algunas excepciones en las cuales cambian las especificaciones de
la tarea de forma que ya no es completamente secuencial
Sin embargo, tambin es posible manejar tales situaciones con un sencillo programa
AWL. Si la accin ( o acciones ) aleatoria /s a realizar son pocas y el conjunto del
programa es relativamente sencillo, entonces es posible manejar estas acciones
aadindolas en cada uno de los pasos del programa.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 110
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 111
Sistemas de control secuencial
____________________________________________________________________________________
Ejemplo 3.
Acciones completamente aleatorias
Algunas acciones de control no pueden organizarse en una secuencia lgica ya que las
acciones pueden ocurrir de forma aleatoria. Un ejemplo tpico de tales tareas, podra ser
el programa de control de la preparacin de una mquina El proceso lo define el
operador de la mquina al accionar aleatoriamente diferentes pulsadores, cada uno
utilizado para una funcin individual.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 112
Sistemas de control secuencial
____________________________________________________________________________________
STEP 1 Inicializacin
IF NOP Incondicionalmente
THEN LOAD V0 desconecta todas
TO OW 1 las salidas
IF NOP Incondicionalmente
THEN JMP TO 20 seguir procesando
Ejemplo 4.
Secuencias mltiples y acciones aleatorias
Mquina Transfer rotativa multi-estacin
El siguiente programa AWL se utiliza para controlar una mesa circular de 4 estaciones
en la que cada estacin debe realizar su propia secuencia simultneamente con las
dems. Las diferentes estaciones, poseen diferente nmero de pasos, asociados con sus
funciones individuales.
El operador debe tener la posibilidad de activar o desactivar cualquier estacin. Una vez
que todas las estaciones han completado sus respectivas secuencias, la mesa rotativa
indexar e iniciar un nuevo ciclo. adicionalmente se utilizar un Flag Word como
registro de desplazamiento para determinar que estaciones debern trabajar,
dependiendo de la presencia de pieza en la estacin.
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 113
Sistemas de control secuencial
____________________________________________________________________________________
Este mtodo de estructurar programas permite tantos procesos paralelos activos como
nmero de registros se disponga, y adems permite ms de 65.000 pasos por proceso.
Estacin 3 : La estacin 3 realiza varios pasos en los cuales una cinta larga es unida al
carrete de la izquierda, es completamente enrollada y finalmente unida al carrete
derecho
Estacin 4 : La estacin 4 fija la mitad superior del cartucho de cinta y lo une a la parte
inferior por soldadura ultrasnica. Finalmente, el cartucho terminado es expulsado a una
caja de embalaje...
STEP 10 Inicializacin
THEN LOAD V0 Desactivar todas las salidas
TO OW0
TO OW1
TO OW2
TO OW3
TO OW4
TO FW0 Inicializar " shift register "
TO R0 Registro de control de indexacin mesa
TO R1 Registro de control de estacin 1
TO R2 Registro de control de estacin 2
TO R3 Registro de control de estacin 3
TO R4 Registro de control de estacin 4
LOAD V25 Timer 2 a 1/4 de segundo
TO TP2
LOAD V250 Timer 3 a 2,5 segundos
TO TP3
LOAD V300 Timer 4 a 3 segundos
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 114
Sistemas de control secuencial
____________________________________________________________________________________
TO TP4
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 115
Sistemas de control secuencial
____________________________________________________________________________________
STEP 30 ESTACIN 1
IF ( R1 Registro de control estacin 1 empezando
= V0 )
AND ( R2 Registro de control estacin 2
= V 255 ) indica ha terminado
AND ( R3 Registro de control estacin 3
= V 255 ) indica ha terminado
AND ( R4 Registro de control estacin 4
= V 255 ) indica ha terminado
THEN LOAD V 10 Todas las estaciones han terminado,as
que
TO R1 ya es momento de ver si se ha cargado
pieza en la estacin 1
IF ( R1 Registro de control de estacin 1
= V 10 ) listo para leer
AND I 1.1 sensor de pieza situada
THEN SET F0.0 poner un "1" en el shift register
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 116
Sistemas de control secuencial
____________________________________________________________________________________
ESTACIN 2
IF ( R2 Registro de control estacin 2
= V0 )
AND ( N I 2.0 Estacin 2 no activada
OR N F0.1 ) o no hay piezas en estacin 2
THEN LOAD V 255 por lo tanto marcar
TO R2 estacin 2 como terminada
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 117
Sistemas de control secuencial
____________________________________________________________________________________
ESTACIN 3
IF ( R3 Registro de control estacin 3
= V0 )
AND ( N I 3.0 Estacin 3 inactiva
OR N F0.2 ) o no hay pieza
THEN LOAD V 255 por lo tanto marcar la estacin 3
TO R3 como terminada
IF ( R3 Registro de control estacin 3
= V0 )
THEN SET O 3.1 cerrar pinza de la cinta
LOAD V 10 actualizar registro de control
TO R3 de la estacin 3
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 118
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 119
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 120
Sistemas de control secuencial
____________________________________________________________________________________
____________________________________________________________________________________
Autmata programable Festo FPC 404 pg. 121