UNIVERSIDAD

NACIONAL MAYOR DE
SAN MARCOS

Facultad de Ing. Electrnica, Elctrica y

Telecomunicaciones
Apellidos y Nombres: Matricula:
Changanaqui Torres Brandol
15190141-19.1
Ghiosimar

Curso: Tema:
Anlisis y Diseo de Circuitos
Secuenciales: Modelo tipo Moore y
Circuitos Digitales 2 Modelo tipo Mealy

Informe: Fechas: Nota:

Previo Realizacin: Entrega:
Nmero:
25/ 10 / 2017 25/ 10 / 2017
06
Grupo: Profesor:
Individual ING. Casimiro Pariasca Oscar

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 III. CUESTIONARIO PREVIO

1. Cual es la diferencia entre circuitos secuenciales del tipo Moore y del tipo
Mealy. Explique.

Tienen una principal diferencia, es que el circuito de tipo more su salida depende
exclusivamente del estado en el que se encuentra, cosa diferente sucede con el circuito
tipo mealy, el cual su variable de salida depende de la entrada inicial como asi tambin
del estado en el que se encuentra.

2. Se puede utilizar un tipo de flip-flop para implementar otros tipos de flip-flop.

Dibujar las tablas de estado para las siguientes preguntas. Debe mostrar la entrada
(In), las salidas (Q, Q+) y cada entrada al flip -flop en su tabla de estado:

a) Utilize flip-flop J-K para implementar un flip-flop tipo D

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 b) Utilize flip-flop T para implementar un flip-flop tipo D

3. Disear un circuito sumador con un circuito

secuencial tipo Mealy, que realice la suma serial
usando un par de bits en un ciclo de reloj. Primer
ciclo a0+b0, segundo ciclo a1+b1, (incluido un posible
acarreo del bit 0 ) etc.

Obtenga el diagrama de transicin de estados la tabla de

estados, las ecuaciones de entradas, salida y de estados.
A partir de la tabla, obtenga funciones simplificadas.

Utilize para su
diseo:

a) Flips Flops tipo D b) Flip Flops

tipo JK

c) Mostrar los diagramas de tiempo correspondientes para 10

pulsos de reloj.

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 B/0 C/0
A/0
1
1 0 D/1
0
0
1

E/0
1

0 0
1
F/0 1 G/1

TIPO MOORE: Haciendo:

A=000 B=001 C=010 D=011 E=100 F=101 G=110

Estado\ X 0 1 Salida Estado\ X 0 1 Salida
A E B 0 000 0 0 0
B C B 0 001 0 0 0
C D F 0 010 1 0 0
D E F 1 011 0 0 1
E E F 0 100 0 0 0
F C G 0 101 0 1 0
G A B 1 110 0 0 1

4. Disear un circuito sumador con un circuito

secuencial tipo Moore, que realice la suma serial
usando un par de bits en un ciclo de reloj. Primer ciclo
a0+b0, segundo ciclo a1+b1, (incluido un posible
acarreo del bit 0 ) etc.

Obtenga el diagrama de transicin de estados la tabla de

estados, las ecuaciones de entradas, salida y de estados.
A partir de la tabla, obtenga funciones simplificadas.

Utilize para su
diseo:

a) Flips Flops tipo D b) Flip Flops

tipo JK

c) Mostrar los diagramas de tiempo correspondientes para 10

pulsos de reloj.

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 Estado\ X 0 1 Salida

A E B 0

B C B 0

C D F 0

D E F 1

E E F 0

F C G 0

G A B 1

Estado\ X 0 1 Estado\ X 0 1
Estado\ X 0 1
A D B
D=E A C B
B C B Reemplazamos: 000 010/0 001/0
B C B
Pero C=D 001 010/0 001/0
C D F C C F
D D F 010 010/1 101/0
F C G
F C G 101 010/0 110/1
G A B
G A B 110 000/0 001/0

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
5. Disear un circuito secuencial tipo Moore de entrada W y salida Z nicas, que
generan una salida de Z =1 si en la secuencia de entrada detecta patrones W igual a 01
, de lo contrario, Z = 0.
Por ejemplo si la secuencia de entrada es W = 010100000111101 , entonces la
secuencia de salida ser
Z =
010100000100001
Implementar utilizando: a) FF tipo D, b) FF tipo T, c)
FF tipo JK

Diagrama de flujo

Tabla de Estados:

\x 0 1 Z

A A B 0

B A C 1

C A C 0

Tabla de Transicin:
Sean A=00, B=01, C=10

y1y0\x 0 1 Z

00 00 01 0

01 00 11 1

10 00 11 0

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 Mapas de Karnaugh de los Circuitos Combinacionales:

Para el caso de usar Flip Flops tipo D:

y1y2\x 0 1

00 0 0

01 0 1

11 d d

10 0 1

1 = 0. + 1.

y1y0\x 0 1

00 0 1

01 0 1

11 d d

10 0 1

0 =

Para el caso de usar Flip Flops tipo JK:

y1y0\x 0 1

00 0 0 y1y0\x 0 1

01 0 1 00 d d
11 d d 01 d d
10 d d 11 d d

10 1 0
1 = . 1 1 =

y1y0\x 0 1

00 0 1

01 d d

11 d d

10 0 1

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 y1y0\x 0 1

00 d d

01 1 0

11 d d

10 d d

0 = 0 =

Para el caso de usar Flip Flops tipo T:

y1y0\x 0 1 y1y0\x 0 1

00 0 1
00 0 0
01 1 0

01 0 1 11 1 0

10 d d
11 1 0

10 d d

1 = 1 + 10 0 = 0 + 0

Para la salida general del circuito:

y0\ y1 0 1

0 0 1

1 d 0

= 0. 1

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 Finalmente se obtienen los siguientes circuitos secuenciales:
Con Flip Flops tipo D

Con Flip Flops tipo T

Con Flip Flops tipo JK

Ing. Oscar Casimiro Pariasca

Sem. 2017- I
 7. VERIFICAR y ANALIZAR CON UN SIMULADOR (PROTEUS
otro) EL FUNCIONAMIENTO DE LOS CIRCUITOS
PROPUESTOS EN EL CUESTIONARIO PREVIO. ANEXAR SUS
ARCHIVOS FUENTE DE LA SIMULACIN.

Ing. Oscar Casimiro Pariasca

Sem. 2017- I