Explora Libros electrónicos
Categorías
Explora Audiolibros
Categorías
Explora Revistas
Categorías
Explora Documentos
Categorías
Estudiantes:
Docente:
Jaiber Yepes
ARQUITECTURA DE COMPUTADORES
Grupo #15
Condiciones:
1. Rango: (-95,94).
2. Operaciones:
a. 0) Suma.
b. 1) NOT (Nmero 1).
c. 2) AND.
d. 3) OR.
e. 4) Residuo.
f. 5) Divisin.
g. 6) Multiplicacin.
h. 7) Resta.
3. Si se sale del rango se muestra la letra .
UNIVERSIDAD DE ANTIOQUIA
30/08/2017
INTRODUCCION
En este informe mostraremos el proceso realizado para generar la
calculadora de 8 bits pedida en el laboratorio 1, para la realizacin de
esta usamos la metodologa en cascada, que consiste en disear a bajo
nivel para a partir de estos circuitos ms bsicos llegar a un circuito
completo de 8 bits, los elementos necesarios para la realizacin de la
calculadora son: un sumador, un restador, multiplicador y divisor que
son usados de Logisim, un BCD 7 segmentos, se usa un conversor a
complemento a2, un separador para las decenas y unidades, y las
compuertas lgicas pedidas (Not, or, and).
Miraremos como funciona cada circuito por separado.
SUMADOR
Para la realizacin de esta operacin empezamos desarrollando el
sumador completo de 2 nmeros de 1 bit cada uno, el cual est
compuesto por: 2 compuertas XOR, 2 compuertas AND y 1 compuerta
OR, esta ltima para el Carreo de salida.
Despus de desarrollar el sumador completo de 1 bit se procedi a
implementar el sumador completo de 4 bits en cascada; tomando 4
cajitas de los sumadores de 1 bit.
A B C D
E F G
Dando como resultado el circuito nmeros
SEPARADOR
NUMEROS
Otros Circuitos
Restador: Para restar 2 nmeros, Convertimos el nmero 2
(sustraendo) a complemento a1 intercambiando sus dgitos (1 a 0 y 0
a 1) para despus sumarlo con el nmero 1 enviando de Carreo de
entrada 1 para poder efectuar la correcta suma en complemento a2.
CONVERSOR A2
ALU
CONCLUSIONES