FACULTAD DE INGENIERA

COCHABAMBA

SISTEMAS DIGITALES
CONTADORES SINCRONOS Y ASNCRONOS

MATERIA: Sistemas Digitales

ALUMNO: Eduardo Chavarria Sempertegui

FECHA: 03/12/08

DOCENTE: Ing. Raul Balderrama

 CONTADORES

En casi todos los tipos de equipo digital se encuentran flip-flops programados o conectados como
contadores, usndose no solamente como contadores sino como equipo para dar la secuencia de
operacin, divisin de frecuencias, as como para manipulacin matemtica.
En el sentido ms elemental, los contadores son sistemas de memoria que recuerdan cuntos pulsos
de reloj han sido aplicados en la entrada. La secuencia en que esta informacin se almacena depende de
las condiciones de la aplicacin y del criterio del diseador de equipo lgico. Muchos de los contadores
ms comunes se encuentran disponibles en paquetes de circuitos integrados.

Contador Asincronico

El contador tipo rizado es un contador bsico comnmente implementado con circuitos integrados. De
todos los contadores ste es el ms sencillo en lgica y, por lo tanto, el de diseo ms fcil, sin embargo
este contador est limitado por su velocidad de operacin.
Puesto que los flip-flops en el contador tipo rizado no estn bajo el mando de un solo pulso de reloj,
este contador es asincrnico.

En la figura anterior se muestra un contador binario tipo rizado de 4 digitos.Inicialmente todos los flip-
flops estn en el estado lgico 0 (QA = QB = QC = QD = 0). Se aplica un pulso de reloj en la entrada
de reloj del flip-flop A causando que QA cambie de 0 lgico a 1 lgico, el flip-flop B no cambia de
estado, ya que es disparado por la transicin negativa del pulso, o sea, cuando la entrada de reloj
cambie de 1 lgico a 0 lgico. Con la llegada del pulso del reloj al flip-flop A, QA cambia de 1 a 0; este
cambio de estado crea la transicin negativa del pulso necesaria para disparar el flip-flop B y, por lo
tanto, QB cambia de 0 a 1. Antes de la llegada del decimosexto pulso del reloj todos los flip-flops estn
en el estado 1, y el pulso nmero 16 causa que QA, QB, QC y QD cambien a 0 lgico.
El contador binario de 4 dgitos repite el ciclo cada 2n (n = nmero de flipflops) pulsos de reloj. Este
contador establece la secuencia en un sistema de nmeros de base 16 y tiene 16 estados discretos que
vandesde 0 hasta N-1. Los 16 estados binarios se muestran en la tabla siguiente: La frecuencia mxima
del reloj para un contador es dada por:
1/f <= N(Tp) + Ts
N = nmero de etapas de flip-flops.
Tp= tiempo de propagacin de un flip-flop.
Ts = tiempo de compuerta, ancho del pulso
de la salida decodificada.

Suponiendo que cada flip-flop del contador mostrado

en la figura tiene un pulso depropagacin de 50ns, se
requieren entonces 200 ns, para que el contador cambie
de 1111 a 0000, y si la decodificacin de un estado requiere
100 ns, entonces:
1/f >= 4(50) + 100 = 300 ns
f <= 3.67 Mhz
El flip-flop A en el contador de la figura, cambia de estado
con cada pulso de reloj, por lo que divide entre 2 la frecuencia del reloj de entrada. El flip-flop B
cambia de estado con cada dos pulsos de reloj, dividiendo la frecuencia entre 4. Un contador de 4
etapas puede usarse para dividir entre 16 ( 2n, N = nmero de flip flops ), se pueden agregar ms
etapas si se requiere dividir entre una potencia de 2 ms alta.
Para dividir entre cualquier entero se puede usar el siguiente metodo
Encontrar el nmero n de flip-flops requeridos :
2n-1 <= N <= 2
Donde: N = longitud del ciclo del contador. Si N no es una potencia de 2, usar la siguiente
potencia superior de 2.
2. Conectar todos los flip-flops como contador tipo rizado.
3. Encuentre el nmero binario N 1.
4. Conecte todas las salidas de los flip-flops que son 1 en la cuenta N-1 como
entradas en el bloque NAND. Tambin conecte el pulso de reloj al bloque NAND.
5. Conecte la salida del bloque NAND a las entradas de preenergizado (clear) de
todos los flip-flops para los cuales Q = 0 en la cuenta N-1.
El contador se restablece de la siguiente manera: En la transicin positiva del pulso N de reloj, todos
los flip-flops tienen el valor de 1 lgico y en la parte final del mismo pulso o sea en la parte de
transicin negativa, todos los flip-flops cuentan para el estado 0, es decir, que el contador se restablece
y empieza de nuevo el ciclo. Para N = 10:
23 <= 10 <= 24. Entonces, se requieren 4 flip-flops.
N = 10; 1010
N 1 = 9 : 1001
Conecte como se muestra en la Fig anterior.
Cada flip-flop en un contador, como el de la Figura, tiene un peso o valor decimal especfico asignado.
El flip-flop A tiene un peso de 20 ( 1 ), cuando su salida est en 1 lgico. El flip-flop B tiene un peso de
21 ( 2 ), C tiene un peso de 22 ( 4 ), y D tiene un peso de 23 ( 8 ). El nmero almacenado en el contador
en cualquier tiempo especfico se puede determinar por la suma de los pesos decimales de los flip-flops
que tengan valor de 1 lgico. Un contador que cuenta en forma binaria estndar y recicla cada 10
pulsos, es referido como contador BCD 8-4-2-1 (binary- code decimal). En muchos paquetes de
contadores en circuitos integrados, las lneas de preenergizado mostradas en la Figura, no existen; slo
se dispone de una lnea de borrado comn ( reset).
Contadores Sincronico
El contador sincrnico elimina los retrasos acumulativos de los flip-flops que se vieron en los
contadores tipo rizado. Todos los flip-flops en el contador sincrnico estn bajo el control del mismo
pulso de reloj. La velocidad de repeticin est limitada slo por el retraso de uno de los flip-flops, ms
el retraso introducido por los bloques de control. El diseo de contadores sincrnicos para cualquier
base numrica diferente de alguna potencia de 2 se dificulta ms que los contadores tipo rizado, pero el
diseo se simplifica mediante el uso de la tcnica de mapas de Karnaugh.
En la Figura 4, muestra un contador sincrnico de 4 dgitos binarios con cargo en paralelo. El cargo en
paralelo, tambin conocido como cargo adelantado es el ms rpido de los dos mtodos de control
de flip-flops. De acuerdo con la tabla de estados, el flip-flop A se requiere que cambie de estado con la
ocurrencia de cada pulso de reloj, el flip-flop B cambia cuando QA = 1; C cambia de estado cuando
QA = Qn = 1, y D cambia de estado cuando QA = QB = QC = 1. El control del flipflop
A se puede lograr mediante la conexin de JA y KA a un 1 lgico; el control del flip-flop B se logra con
la conexin de JB y KB a QA; el control del flip-flop C se logra mediante la salida invertida de un
bloque NAND de 2 entradas, cuyas entradas son QA y QB. El flip-flop D se controla en la misma
forma que C, excepto que las entradas del bloque NAND son QA, QB y QC.
Se pueden disear contadores sincrnicos para conteo binario con una longitud de ciclo 2n una vez que
se ha visto el patrnde la lgica de control; para ciclos de longitud diferente de 2n, la lgica de
controlalgunas veces puede llegar a hacerse un tanto confusa y sta es la razn por la quelas matrices
de control ( mapas de Karnaugh ) tienen que dibujarse para cadauno de los flip-flops. En la tabla se
presentan las matrices de control para elcontador sincrnico de 4 dgitos binarios de la Figura 4