Club Saber Electrónica - Electrónica Digital Muy Fácil PDF

Portada club 89M 7/7/12 5:35 PM Pgina 1
2 de forros.qxd 7/9/12 7:21 AM Pgina 2Fo1

editorial sumario.qxd 7/9/12 6:37 AM Pgina 1
Electrnica Digital Muy Fcil
Editorial
Del Editor al Lector
Director
Ing. Horacio D. Vallejo
Produccin
Jos Mara Nieves (Grupo Quark SRL)
Seleccin y Recopilacin de esta Obra: El primer circuito que recuerdo haber armado, a comienzos de los 70 del siglo
Ing. Horacio Daniel Vallejo
pasado (que viejo que suena eso) fue un oscilador con compuertas TTL para
hacer titilar a un par de Leds que haba colocado en un carro controlado con un
hvquark@webelectronica.com.ar
SOBRE APORTES DEL CLUB SE, MONOGRAFAS Y
PROGRAMAS DE PROFESIONALES par de perillas y un potencimetro por medio de cables con 12 aos recin
Coordinacin: cumplidos creo que ni siquiera saba que era un control remoto y menos una
Ing. Federico Prado compuerta lgica, simplemente haba copiado un esquemtico que haba apa-
EDITORIAL QUARK S.R.L. recido en una revista de historietas llamada Lupin que en cada nmero inclua
una seccin de circuitos con semiconductores.
Esa revista me marc a tal punto que a partir de su lectura siempre trat de
Propietaria de los derechos en castellano de la publicacin men-
intercalar el entretenimiento con el aprendizaje.

sual SABER ELECTRNICA - San Ricardo 2072 (1273) - Capi-
tal Federal - Buenos Aires - Argentina - T.E. 4301-8804
El estudio de la electrnica digital facilita el aprendizaje de la electrnica

Administracin y Negocios
analgica y, a su vez, se puede aprender mientras uno practica. Es muy fcil esta-
Teresa C. Jara (Grupo Quark SRL)
Patricia Rivero Rivero (SISA SA de CV)
blecer cmo funciona una compuerta lgica manipulando sus entradas para ver
Margarita Rivero Rivero (SISA SA de CV)
Staff qu ocurre con una salida o cmo comprobar las leyes fundamentales por medio
de circuitos fciles de armar. Adems, un circuito integrado digital es casi tan
Liliana Teresa Vallejo
barato como un transistor comn, lo que implica que si por error uno daa un
Mariela Vallejo
Diego Vallejo
componente, no va a perder mucho dinero.

Luis Alberto Castro Regalado (SISA SA de CV)
Desde que comenc a escribir libros de electrnica, hace ms de 25 aos,

Jos Luis Paredes Flores (SISA SA de CV)
llevo editados 6 libros de electrnica digital y 3 cursos obviamente todos ellos

Sistemas: Paula Mariana Vidal
Red y Computadoras: Ral Romero
Video y Animaciones: Fernando Fernndez contienen los mismos conceptos ya que la electrnica digital es una sola, 4 son
muy bsicos, el quinto es sobre proyectos y el restante posee un amplio contenido
Legales: Fernando Flores
Contadura: Fernando Ducach
Tcnica y Desarrollo de Prototipos: matemtico, ya que est dirigido a estudiantes de ingeniera.
Es por ello que al escribir este texto pens en que deba ser una obra neta-
Alfredo Armando Flores
Atencin al Cliente mente prctica, fcil de comprender y didctica a la hora de tener que propo-
ner prcticas. Me bas en escritos de lectores, monografas de estudiante y pro-
Alejandro Vallejo
ateclien@webelectronica.com.ar
gramas de simulacin diseados por profesionales, pero en todos los casos la pre-
misa fue: que resulte fcil.
Internet: www.webelectronica.com.mx
Hasta el mes prximo!

Publicidad:
Rafael Morales
SOBRE LOS 2 CDS Y SU DESCARGA

rafamorales@webelectronica.com.ar
Club SE:
Grupo Quark SRL
Ud. podr descargar de nuestra web 1 CD: Curso de Electrnica Digital y 1

luisleguizamon@webelectronica.com.ar
VCD Constructor Virtual y Simulador de Circuitos Digitales con Chips TTL que
Editorial Quark SRL
contienen Cursos, Videos, Tutoriales, Guas de Reparacin y Proyectos, etc. Todos

San Ricardo 2072 (1273) - Capital Federal
www.webelectronica.com.ar
La Editorial no se responsabiliza por el contenido de las notas los CDs son productos multimedia completos con un costo de mercado equiva-
lente a 8 dlares americanos cada uno y Ud. los puede descargar GRATIS con su
firmadas. Todos los productos o marcas que se mencionan son
nmero de serie por ser comprador de este libro.

a los efectos de prestar un servicio al lector, y no entraan res-
ponsabilidad de nuestra parte. Est prohibida la reproduccin
Para realizar la descarga deber ingresar a nuestra web: www.webelectro-
total o parcial del material contenido en esta revista, as como
la industrializacin y/o comercializacin de los aparatos o
ideas que aparecen en los mencionados textos, bajo pena de
nica.com.mx, tendr que hacer clic en el cono password e ingresar la clave
STDCLUB89. Tenga este texto cerca suyo ya que se le har una pregunta aleato-
sanciones legales, salvo mediante autorizacin por escrito de
la Editorial.
Impresin: Talleres Babieca - Mxico ria sobre el contenido para que pueda iniciar la descarga.
Electrnica Digital Muy Fcil 1

editorial sumario.qxd 7/9/12 6:37 AM Pgina 2
Sumario
SUMARIO
ELECTRNICA DIGITAL MUY FCIL
CAPTULO 1 CAPTULO 2 Placa de Entrenamiento para

INTRODUCCIN A LA ELECTRNICA DIGITAL. . . . . 3 ELECCIN DE LOS CIRCUITOS INTEGRADOS DIGITALES: Electrnica Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 FAMILIAS LGICAS . . . . . . . . . . . . . . . . . . . 23 Primero Aprenda a Simular . . . . . . . . . . . . . . . . . . . . . 44
Lgica Positiva . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 El Circuito de la Placa Entrenadora. . . . . . . . . . . . . . . 45
Lgica Negativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Familias Lgicas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Nuestras Primeras Prcticas . . . . . . . . . . . . . . . . . . . . . 48
Compuertas Lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Familia RTL (Resistor Transistor Logic). . . . . . . . . . . . . . . 24
Compuerta NO NOT . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Familia DTL (Diode Transistor Logic) . . . . . . . . . . . . . . . 24 CAPTULO 4
Compuerta AND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Familia TTL (Transistor Transistor Logic) . . . . . . . . . . . . . . 25 SIMULADOR DE CONSTRUCCIN DE CIRCUITOS
Compuerta OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 TTL con Salida a Colector Abierto . . . . . . . . . . . . . . . . 26 DIGITALES CON ESCENARIOS VIRTUALES Y
Compuerta OR-EX o XOR . . . . . . . . . . . . . . . . . . . . . . . 6 TTL de Tres Estados (Thre State). . . . . . . . . . . . . . . . . . . 27 TUTORIALES INTERACTIVOS . . . . . . . . . . . . . . . 49
Compuertas Lgicas Combinadas . . . . . . . . . . . . . . . . 6 Compuerta AND TTL. . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Compuerta NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 TTL de Baja Potencia Ventajas del Programa . . . . . . . . . . . . . . . . . . . . . . . . 50
Compuerta NOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 (Low power TTL, serie 54L/74L) . . . . . . . . . . . . . . . . . . . 29 Limitaciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Compuerta NOR-EX . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 TTL de Alta Velocidad . . . . . . . . . . . . . . . . . . . . . . . . . 29 Problemas Detectados . . . . . . . . . . . . . . . . . . . . . . . . 50
Buffer's . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 TTL Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 El Mdulo Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Un Poco de Leyes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 TTL Schottky de Baja Potencia . . . . . . . . . . . . . . . . . . . 29 Edicin de Circuitos. . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Leyes de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 Familia HTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 Mens del Programa . . . . . . . . . . . . . . . . . . . . . . . . . . 51
1 Ley de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . 10 Familia ECL (Lgica Acoplada por Emisor) . . . . . . . . . 29 Modelos de Circuitos Integrados Estndares. . . . . . . . 52
2 Ley de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . 10 Familia CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 Modelos de Circuitos Integrados
Mapas de Karnaught. . . . . . . . . . . . . . . . . . . . . . . . . . 11 Simbologa y Parmetros Usuales para de Aplicacin Especfica. . . . . . . . . . . . . . . . . . . . . . . 54
Osciladores, Multivibradores y Identificar a los Circuitos Integrados Digitales . . . . . . . 32 Ejemplos de Circuitos, Escenarios y Tutoriales . . . . . . . 57
Circuitos Astables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 Encapsulados Utilizados en los Cmo se Usa el Simulador de
Circuitos Biestables o Flip-Flop (FF). . . . . . . . . . . . . . . . 14 Circuitos Integrados Digitales. . . . . . . . . . . . . . . . . . . . 33 Construccin de Circuitos Digitales . . . . . . . . . . . . . . . 59
Circuitos Monoestables . . . . . . . . . . . . . . . . . . . . . . . . 14 Nomenclatura Utilizada por los Fabricantes . . . . . . . . 34 Descripcin General . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Oscilador Astable Simtrico Ventajas de los Circuitos Integrados Digitales . . . . . . . 35 El Protoboard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
con Compuertas NOT . . . . . . . . . . . . . . . . . . . . . . . . . 14 Algunas Definiciones . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Conexiones con Cables . . . . . . . . . . . . . . . . . . . . . . . 61
Oscilador Simtrico SSI (Small Scale Integration) . . . . . . . . . . . . . . . . . . . . . 36 Fuente DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
con compuertas NAND y NOR. . . . . . . . . . . . . . . . . . . 14 MSI (Medium Scale Integration) . . . . . . . . . . . . . . . . . . 36 Tableros de Interruptores y Leds. . . . . . . . . . . . . . . . . . 62
Disparadores Schmitt Trigger . . . . . . . . . . . . . . . . . . . . 15 LSI (Large Scale Integration) . . . . . . . . . . . . . . . . . . . . . 36 Tablero de Pulsadores . . . . . . . . . . . . . . . . . . . . . . . . . 63
Oscilador a Cristal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 VLSI (Very Large Scale Integration) . . . . . . . . . . . . . . . . 36 Visualizadores de Siete Segmentos . . . . . . . . . . . . . . . 63
Osciladores Controlados . . . . . . . . . . . . . . . . . . . . . . . 16 Fan-out (Cargabilidad de salida Fo) . . . . . . . . . . . . . . 36 Tablero de Temporizadores . . . . . . . . . . . . . . . . . . . . . 63
Modulacin por Ancho de Pulso . . . . . . . . . . . . . . . . . 16 Fan-in (Cargabilidad de entrada Fi) . . . . . . . . . . . . . . 36 Tutorial de Lgica Programable (PLA) . . . . . . . . . . . . . 64
Modulacin por Ancho de Pulso Conmutado. . . . . . . 16 Niveles Lgicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 Circuitos Integrados TTL . . . . . . . . . . . . . . . . . . . . . . . . 64
Demodulacin de Seales . . . . . . . . . . . . . . . . . . . . . 17 Margen de Ruido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 Ejemplos de Circuitos . . . . . . . . . . . . . . . . . . . . . . . . . 65
Doblador de Frecuencia . . . . . . . . . . . . . . . . . . . . . . . 17
Circuitos Monoestables . . . . . . . . . . . . . . . . . . . . . . . . 17 CAPTULO 3 CAPTULO 5
Cerradura con Teclado Electrnico. . . . . . . . . . . . . . . 18 PRCTICA CON CIRCUITOS DIGITALES: CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES
Circuitos Biestables. . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 ENTORNO DE DESARROLLO CIRCUITOS COMBINACIONALES . . . . . . . . . . . 71
Flip-Flop Bsico RS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Y PLACA DE ENTRENAMIENTO . . . . . . . . . . . . . 37 Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Flip-Flop RS - Controlado por un Pulso de Reloj. . . . . . 20 Introduccin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 Codificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Trabajando con el Protoboard. . . . . . . . . . . . . . . . . . . 39 Decodificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Flip-Flop Master-Slave. . . . . . . . . . . . . . . . . . . . . . . . . . 21 Construccin de Prototipos . . . . . . . . . . . . . . . . . . . . . 39 Multiplexores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Flip-Flop JK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Ejemplos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Demultiplexores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
2 Club Saber Electrnica N 89

Cap 1 - Introduccion.qxd 7/9/12 6:30 AM Pgina 3
CAPTULO 1
INTRODUCCIN A LA
ELECTRNICA DIGITAL
Entre las actividades que desarrolla el Club Saber Electrnica durante este ao, se
encuentra un Taller Prctico de Tcnicas Digitales, evento que se est dictando en
diferentes ciudades de 11 pases e Amrica Latina, por profesores avalados por el
Club SE, que sirve como base para explicar proyectos que empleen las denomina-
das energas limpias. Para dichos talleres, de 8 horas de duracin, en los que los
asistentes realizan prcticas con un entrenador que publicamos en este libro, se ha
preparado una introduccin terica que explica los fundamentos de la electrnica
Digital. Aclaramos que tanto el tomo N1 como el N 46 de la coleccin Club SE
estn dedicados a las tcnicas digitales, sin embargo, decidimos realizar un nuevo
trabajo en base al tutorial de Luis Rueda (www.r-luis.xbot.es), reconocido por el
Grupo de ABCdatos.com, por considerar que nuestros lectores merecen tener otro
enfoque, netamente prctico. Como dato adicional, queremos comentarles que
este captulo es introductorio y que Ud. puede descargar gratuitamente los dos
libros del Club SE en formato pdf desde nuestra web: www.webelectronica.com.mx,
haciendo clic en el cono password e ingresando la clave: eledigi300.

Captulo 1
INTRODUCCIN Por lo general se suele trabajar con lgica positiva, y
as lo haremos en este manual, la forma ms sencilla de
La electrnica digital es una asignatura que estudia representar estos estados es como se puede ver en el
las seales elctricas, pero en este caso son seales dis- grfico de la figura 3.
cretas, es decir, estn bien identificadas, razn por la
cual a un determinado nivel de tensin se lo llama Figura 3
estado alto (High) o Uno lgico; y a otro, estado bajo
(Low) o Cero lgico.
Supongamos que las seales elctricas con que tra-
baja un sistema digital son 0V y 5V. Parece obvio que 5V
ser el estado alto o 1 lgico, pero deberemos tener COMPUERTAS LGICAS
en cuenta que existe la Lgica Positiva y la Lgica
Negativa, veamos cada una de ellas. Las compuertas lgicas son dispositivos que operan
con aquellos estados lgicos mencionados anterior-
mente y funcionan igual que una calculadora: de un
Lgica Positiva lado ingresa los datos, la compuerta realiza una opera-
En esta notacin al 1 lgico le corresponde el nivel cin y, finalmente, muestra el resultado en una salida,
ms alto de tensin (positivo, si quieres llamarlo as) y al figura 4.
0 lgico el nivel mas bajo (que bien podra ser nega-
tivo), pero: Figura 4
Qu ocurre cuando la seal no est bien definida?

Deberemos conocer cules son los lmites para
cada tipo de seal (conocido como tensin de histre-
sis), en el grfico de la figura 1 se puede ver con mayor A cada una de las compuertas lgicas se las repre-
claridad cada estado lgico y su nivel de tensin. senta mediante un smbolo, y la operacin que realiza
(operacin lgica) se corresponde con una tabla, lla-
Figura 1 mada Tabla de Verdad. Veamos a continuacin cules
son las compuertas lgicas ms relevantes:
Compuerta NO NOT
Se trata de un inversor, es decir, invierte el dato de
entrada, por ejemplo; si ponemos su entrada a 1 (nivel
Lgica Negativa alto) obtendremos en su salida un 0 (o nivel bajo), y vice-
Aqu ocurre todo lo contrario, es decir, se representa versa. Esta compuerta dispone de una sola entrada. Su
al estado "1" con los niveles ms bajos de tensin y al "0" operacin lgica es:
con los niveles ms altos, tal como queda expresado en __
la figura 2. S=a
Figura 2 Aclaracin:
La rayita encima de la a indica que se trata de su
valor negado, es decir, cada vez que queremos indicar
el valor inverso de una variable y/o funcin, se coloca
encima una rayita.

Captulo 1
En la figura 5 se grafica su smbolo y tabla de ver- Basta con que una de las entradas sea 1para que
dad. su salida sea tambin 1
Figura 5 Compuerta OR-EX o XOR

En realidad deberamos llamarla OR Exclusiva, tiene
dos entradas y realiza la siguiente operacin aritmtica:
__ __
S = a.b + a.b
Compuerta AND
Una compuerta AND tiene dos entradas como Vea en la figura 8 el smbolo de la compuerta XOR y
mnimo y su operacin lgica es un producto entre cul es su tabla de verdad.
ambas, no es un producto aritmtico, aunque en este
caso coincidan. Vea en la figura 6 el smbolo de la Figura 8
compuerta AND y cul es su tabla de verdad.
Figura 6
Al ser O Exclusiva su salida ser 1 si una y slo una

de sus entradas es 1
Observamos que su salida ser alta si sus dos entra-

das estn a nivel alto COMPUERTAS LGICAS COMBINADAS
Compuerta OR Al agregar una compuerta NOT a cada una de las

Esta compuerta tambin posee dos entradas como compuertas anteriores, los resultados de sus respectivas
mnimo y la operacin lgica, ser una suma entre tablas de verdad se invierten, y dan origen a tres nuevas
ambas. He aqu una de las principales definiciones que compuertas llamadas NAND, NOR y NOR-EX. Veamos
debemos razonar: estamos acostumbrados a sumar ahora cmo son y cul es el smbolo que las representa.
nmeros decimales, sabiendo que el sistema decimal
posee 10 smbolos (del 0 al 9); ahora debemos aprender Compuerta NAND
a sumar con un sistema que posee slo dos smbolos (0 Responde a la inversin del producto lgico de sus
y 1) por lo cual cuando sumamos: (1 + 1), el resultado entradas, en su representacin simblica se reemplaza
ser 10 y si la compuerta tiene una sola salida, se ver la compuerta NOT por un crculo a la salida de la com-
nicamente el dgito menos significativo, es decir, el 0. puerta AND, figura 9.
La compuerta OR es O Inclusiva, es decir, a y/o b.
Vea en la figura 7 el smbolo de la compuerta OR y
cul es su tabla de verdad.
Figura 7
Figura 9
Compuerta NOR
El resultado que se obtiene a la salida de esta com-

Captulo 1
puerta surge de la inversin de la operacin lgica o demora de la compuerta en cambiar el valor de la
inclusiva, es como un no a y/o b. Igual que antes, solo salida ante el cambio de su entrada.
agregamos un crculo a la compuerta OR y ya tienes
una NOR, figura 10. CIRCUITOS INTEGRADOS Y CIRCUITO DE PRUEBA
Existen varias familias de Circuitos integrados, pero

slo mencionar dos, los ms comunes, que son: TTL y
CMOS.
Comercialmente, estos Integrados los podemos
caracterizar por el nmero que corresponde a cada
Figura 10 familia segn su composicin. Por ejemplo;
Los TTL se corresponden con la serie 5400, 7400,

Compuerta NOR-EX 74LSXX, 74HCXX, 74HCTXX etc. algunos 3000 y 9000.
Es simplemente la inversin de la compuerta OR-EX,
los resultados se pueden apreciar en la tabla de verdad, Los C-MOS y MOS se corresponde con la serie
que bien podramos compararla con la anterior y notar CD4000, CD4500, MC14000, 54C00 74C00.
la diferencia, el smbolo que la representa se muestra en
la figura 11. No es objeto de este manual explicar en profundi-
dad cada una de estas familias pero siempre aclaro
que para comenzar es ms fcil trabajar con compuer-
tas CMOS, ya que aceptan un rango de tensin de ali-
mentacin amplio, a diferencia de los integrados TTL
que se alimentan solamente con 5V.
Sin embargo, tenemos que destacar que los circui-
Figura 11
tos integrados TTL son mucho ms veloces y poseen
mayor inmunidad a interferencias, sobre todo las del
Buffer's tipo electromagnticas.
Un buffer es un separador de etapas o circuitos elec- Hay muchas empresas fabricantes de compuertas
trnicos, es decir, no realiza ninguna operacin lgica, lgicas pero todas ellas pueden ser reemplazadas por
su finalidad es amplificar un poco la seal (o refrescarla su equivalente. Es un caso similar al uso de una resisten-
si se puede decir) y se emplea cuando las seales lgi- cia o un capacitor, en general no nos importa quien los
cas pueden estar degradadas ya sea por atenuaciones fabrica sino que la banda de colores sea la adecuada
o por interferencias. (en el caso de las resistencias). Con las compuertas o
Como podemos ver en el grfico de la figura 12, la circuitos integrados en general no interesa quien lo
seal de salida es la misma que la de entrada. fabrica sino que su matrcula sea la adecuada. Por
ejemplo, en la figura 13 observamos un Circuito inte-
Figura 12 grado 74LS08, un componente de familia TTL, es una
cudruple compuerta AND. Es importante que notemos
el sentido en que estn numerados los pines; ya que
esto es general, para todo tipo de integrado.
Comenzaremos con este integrado para verificar el
Se lo emplea tambin para obtener pequeas comportamiento de las compuertas vistas anterior-
demoras o temporizaciones, que es el tiempo de mente. El representado en el grfico de la figura 14

Introduccin a la Electrnica Digital

Figura 13
marca una de las compuertas que ser puesta a UN POCO DE LEYES

prueba, para ello utilizaremos una fuente regulada de
+5V, un LED una resistencia de 220 ohm, y por supuesto Recuerde que es muy importante que Ud. realice
el IC que corresponda y la placa de prueba o placa prcticas para comprobar el funcionamiento de las tres
entrenadora (ms adelante veremos cmo es fsica- compuertas bsicas. La completa interpretacin de
mente una placa entrenadora. estos componentes es la base para que pueda seguir
estudiando electrnica digital.
Una vez que conoce las compuertas, debemos
enunciar cules son las leyes bsicas de esta asigna-
tura es como aprender la Ley de Ohm, pero para
Figura 14 electrnica digital.
En el esquema usamos una de las 4 compuertas dis- LEYES DE DE MORGAN

ponibles en el Integrado 74LS08 (por ello se usa la nota-
cin 1/4), los extremos a y b son las entradas que debe- Estas leyes permiten simplificar el diseo de circui-
remos llevar a un 1 lgico (+5V) 0 lgico (GND) y el tos electrnicos digitales. Se trata simplemente de estu-
resultado en la salida s de la compuerta se ver refle- diar una combinacin de compuertas, de tal modo de
jado en el LED, LED encendido (1 lgico) y LED apagado encontrar una equivalencia entre ellas, esto viene a
(0 lgico). Ms adelante veremos cmo realizar nuestras consecuencia de que en algunos casos no disponemos
prcticas en una placa entrenadora, sin embargo, en la del integrado que necesitamos, pero si de otros que
figura 15 podemos ver cmo realizar nuestra prctica podran producir los mismos resultados que estamos
en un protoboard. Recuerde que debemos conectar los buscando. Dicho de otra manera, explican cmo se
terminales de alimentacin que en este caso son el pin puede construir una compuerta a partir de la combina-
7 a GND y el 14 a +5V. cin de otras de distinto tipo.
Para interpretar mejor estas leyes, debemos conside-
Figura 15
rar a las seales de entrada como variables y al resul-
tado como una funcin entre ellas. El smbolo de nega-
cin (operador NOT) se representa por medio de una
lnea colocada encima del smbolo u operacin mate-
mtica. Por ejemplo:
_
Debemos armar el circuito y construir la tabla de A significa A negada
verdad para comprobar que lo que hemos estudiado _____
es correcto. (A+B) significa que el resultado es la inversa de (A+B)

Captulo 1
1 Ley de De Morgan 2 Ley de De Morgan
El producto lgico negado de varias variables lgi- La suma lgica negada de varias variables lgicas
cas es igual a la suma lgica de cada una de dichas es igual al producto de cada una de dichas variables
variables negadas. negadas.
Si tomamos un ejemplo para 3 variables tendramos: ___________ _ _ _
______ _ _ _ (a + b + c) = a . b . c
(a.b.c) = a + b + c
En la figura 18 se grafica el primer miembro de esta
El primer miembro de esta ecuacin equivale a una ecuacin, que equivale a una compuerta NOR de 3
compuerta NAND de 3 entradas, representada en el entradas, tambin mostramos su tabla de verdad.
grfico de la figura 16, con su respectiva tabla de ver-
dad. Figura 18
Figura 16
Al segundo miembro de la ecuacin se lo puede

obtener de diferentes formas, en la figura 19 podemos
En la figura 17 tenemos representada la tabla de ver dos de los circuitos combinacionales posibles.
verdad para el segundo miembro de la ecuacin.
Mirando la tabla de verdad, deducimos que el segundo
miembro de la ecuacin se puede obtener de dos for-
mas, usando una compuerta OR de 3 entradas o
empleando 3 compuertas OR de 2 entradas.
Figura 19
Observamos que la tabla de verdad del segundo

miembro de la ecuacin es la misma que para el pri-
mer miembro. Acabamos as de verificar la segunda ley
de De Morgan.
Figura 17
Con la aplicacin de estas dos leyes podemos lle-
Obviamente, la tabla de verdad para ambos miem- gar a una gran variedad de conclusiones.
bros de la ecuacin es la misma, ya que los resultados Veamos algunos ejemplos:
obtenidos son iguales. Acabamos de verificar la primera
ley. Para obtener una compuerta AND de 2 entradas, se


puede utilizar una compuerta NOR con sus entradas Note en la figura la notacin:
negadas, o sea:
(~a), (~b), (~a.b), etc.
_______
__ __
a . b = (a + b) El smbolo ~antes de una variable o funcin cumple
la misma funcin que la rayita encima de dicha varia-
Para obtener una compuerta OR se puede utilizar ble o funcin, es decir, indica que esa variable o fun-
una compuerta NAND con sus entradas negadas, es cin est megada.
decir: Para obtener una compuerta NOR-EX debemos
agregar una compuerta NOT a la salida de la com-
_______ puerta OR-EX vista anteriormente y su funcin es:
__ __
a + b = ( a . b)
s = ~(a . ~b + ~a . b)
Para obtener una compuerta NAND podemos
emplear una compuerta OR con sus dos entradas De acuerdo a lo dicho anteriormente, esto tambin
negadas, como indica la primera ley de De Morgan: lo podemos escribir cmo:
____ __ __
(a.b) = a + b _____________
__ __
s = (a . b + a . b)
Para obtener una compuerta NOR utilizamos una
compuerta AND con sus entradas negadas, ya que eso Para obtener Inversores (NOT) podemos hacer uso de
dice la 2 ley de De Morgan: compuertas NOR o compuertas NAND, simplemente
______ __ __ uniendo sus entradas, figura 21.
(a + b) = a . b
La compuerta OR-EX tiene la particularidad de entre-

gar un nivel alto en su salida cuando una y slo una de Figura 21
sus entradas se encuentra en nivel alto. Su funcin se
puede representar como sigue:
__ __
s=a.b+a.b MAPAS DE KARNAUGHT
Analizando el segundo miembro de la ecuacin, A estas alturas ya estamos muy familiarizados con las
podemos deducir que esta compuerta se puede cons- funciones de todos los operadores lgicos y sus tablas
truir como una combinacin de compuertas AND, OR y de verdad, ahora qu hacemos si disponemos sola-
NOT, tal como sugerimos en la figura 20. mente de compuertas con tres entradas (a, b y c) y
deseo que los estados altos slo se den en las combi-
naciones 0, 2, 4, 5 y 6 (decimal)? cmo combinamos
las compuertas? y qu compuertas utilizo?
La respuesta a estas preguntas es la simplificacin
de funciones, tcnica que emplea los denominados
mapas de Karnaught, veamos de qu se trata.
Es un mtodo para encontrar la forma ms sencilla
Figura 20 de representar una funcin lgica.

Captulo 1
Esto es, encontrar la funcin que relaciona todas las Analicemos el mapa para cuatro variables, las dos
variables disponibles, de tal modo que el resultado sea primeras columnas (columnas adyacentes) difieren slo
el que se est buscando. en la variable d, y c permanece sin cambio, en la
Para esto vamos a aclarar tres conceptos que son segunda y tercer columna (columnas adyacentes)
fundamentales: cambia c, y d permanece sin cambio, ocurre lo mismo
en las filas. En general se dice que:
Minitrmino: Es cada una de las combinaciones
posibles entre todas las variables disponibles, por ejem- Dos columnas o filas adyacentes slo pueden
plo con 2 variables obtienes 4 minitrminos; con 3 obtie- diferir en el estado de una de sus variables
nes 8; con 4, 16 etc.
Se puede encontrar la cantidad de minitrminos Segn lo dicho anteriormente, la primer columna con
haciendo la operacin 2n donde n es el nmero de la ltima seran adyacentes, al igual que la primer fila y la
variables disponibles. ltima, ya que slo difieren en una de sus variables.
Numeracin de un minitrmino: Cada minitrmino Valor lgico de un minitrmino: es el que resulta de

es numerado en decimal de acuerdo a la combinacin la operacin que se realiza entre las variables.
de las variables y su equivalente en binario. En el cuadro Lgicamente slo pueden tomar los valores 0 1.
de la figura 22 se indica cul es cada uno de los cua-
tro minitrminos posibles para dos variables. Para construir el mapa de Karnaught de una funcin,
lo que haremos es colocar el valor de cada minitrmino
segn la tabla de verdad que estamos buscando.
Supongamos la tabla de verdad de la figura 24.
Figura 22
El Mapa de Karnaugh representa la tabla de verdad

de una funcin a travs de una matriz, en la cual en la
primer fila y la primer columna se indican las posibles
combinaciones de las variables. En la figura 23 tenemos
los tres mapas para 2, 3 y 4 variables.
Figura 24
El siguiente paso, es agrupar los unos adyacentes

(horizontal o verticalmente) en grupos de potencias de
2, es decir, en grupos de 2, de 4, de 8 etc. Nos que-
dara la configuracin de la figura 25.
Figura 23 Figura 25


Para saber por qu estn agrupados los nmeros de Slo resta convertir esa funcin en su circuito elc-
la fila de abajo, debemos recordar que la primer trico correspondiente. La funcin es:
columna y la ltima son adyacentes, por lo tanto sus
minitrminos tambin lo son. f = (~a . ~b) + (a . ~c)
De ahora en ms a cada grupo de unos se le asigna
la unin (producto lgico) de las variables que se man- O sea:
tienen constante (ya sea uno o cero) ignorando aque-
llas que cambian, tal como se puede ver en la figura (NOT a AND NOT b) OR (a AND NOT c)
26.
El esquema elctrico que le corresponde a esta
ecuacin se muestra en la figura 27.
Figura 27
Figura 26 El resultado es un circuito con la menor cantidad de

compuertas posibles, lo cual lo hace ms econmico,
Para terminar, simplemente se realiza la suma lgica por otro lado cumple totalmente con la tabla de verdad
entre los trminos obtenidos, dando como resultado la planteada al inicio del problema y, adems, recuerda
funcin que estamos buscando, es decir: que al tener menor cantidad de compuertas la transmi-
sin de datos se hace ms rpida.
f = (~a . ~b) + (a . ~c) En la web puede encontrar un programa que hace
todo este trabajo por su cuenta. El programa se llama
Tambin se puede escribir como: Karma, creado por Pablo Fernndez Fraga, vale la pena
__ __ __ probarlo.
f = (a . b) + (a . c)
Podemos plantear el tema como una funcin de OSCILADORES, MULTIVIBRADORES Y CIRCUITOS ASTABLES
variables, en nuestro ejemplo quedara de esta forma:
Existen tres circuitos digitales clasificados segn la
f(a, b, c) = s(0, 1, 4, 6) forma en que retienen o memorizan el estado que
adoptan sus salidas, estos son:
Donde:
F es la funcin buscada Circuitos Biestables o Flip-Flop (FF):
(a, b, c) son las variables utilizadas Son aquellos que cambian de estado cada vez que
(0, 1, 4, 6) son los minitrminos que dan como resul- reciben una seal de entrada (ya sea nivel bajo o alto),
tado 1 o un nivel alto. es decir retienen el dato de salida aunque desaparezca
s es la sumatoria de las funciones que producen el el de entrada.
estado alto en dichos minitrminos. Conclusin: Poseen dos estados estables.

Captulo 1
Circuitos Monoestables: Este oscilador es simtrico ya que el tiempo que
Estos circuitos cambian de estado slo si se man- dura el nivel alto es igual al que permanece en nivel
tiene la seal de entrada (nivel alto o bajo), si sta se bajo, este tiempo esta dado por:
quita, la salida regresa a su estado anterior.
Conclusin: Poseen un slo estado estable y otro T = 2,5 R C
metaestable.
Donde:
Circuitos Astables o Aestables: T es el perodo expresado en segundos
Son circuitos gobernados por una red de tiempo R-C R est en Ohm
(Resistencia-Capacitor) y un circuito de realimentacin. C se expresa en Farad
A diferencia de los anteriores se puede decir que no
poseen un estado estable sino dos metaestables.
Conclusin: Son los clsicos osciladores de dos esta- OSCILADOR SIMTRICO CON COMPUERTAS NAND Y NOR
dos predecibles.
Si recuerda lo visto en las l leyes de De Morgan sabr
que uniendo las entradas de compuertas NAND o com-
OSCILADOR ASTABLE SIMTRICO CON COMPUERTAS NOT puertas NOR se obtiene la misma funcin que los inver-
sores o compuertas NOT, de forma tal que con estas
Es la clsica configuracin de un oscilador con ciclo compuertas tambin es posible armar un oscilador
de actividad del 50%, compuesto por dos inversores astable. En la figura 29 tenemos el circuito de un oscila-
realimentados por una red RC, figura 28. dor con compuertas NAND y en la figura 30 un oscilador
con compuertas NOR.
Figura 28 Figura 29
Para explicar el funcionamiento supongamos que en
determinado momento la salida del inversor B est a
nivel "1", entonces su entrada esta a "0", y la entrada del
inversor "A" a nivel "1". En esas condiciones el capacitor
C se carga a travs de R y los inversores permanecen en
ese estado.
Figura 30
En la medida que el capacitor se carga, va cam-
biando la tensin en sus placas. Cuando el capacitor Puede sustirtuir una compuerta con un inversor, tal
alcanza su carga mxima, se produce la conmutacin como se aprecia en la figura 31.
del inversor "A". Su entrada pasa a "0", su salida a "1" y la
salida del inversor "B" a "0", se invierte la polaridad del
capacitor y este se descarga, mientras tanto los inverso-
res permanecen sin cambio, una vez descargado, la
entrada del inversor "A" pasa nuevamente a "1", y
comienza un nuevo ciclo. Figura 31


Como puede comprender, es muy fcil construir un
oscilador con frecuencia ajustable, basta con colocar
una resistencia o un capacitor variable. En la figura 32
podemos apreciar un oscilador con frecuencia ajusta-
ble.
Figura 34
Supongamos que la salida est a nivel lgico 1, C

comienza a cargarse a travs de R, a medida que la
Figura 32 tensin crece en la entrada de la compuerta esta
alcanza el nivel VT+ y produce la conmutacin de la
Otra opcin, si se quiere alimentar a una pequea compuerta llevando la salida a nivel 0 y el capacitor
bocina o parlante para poder tener sonidos, cuando la comienza su descarga.
frecuencia est entre 100Hz y 10kHz es la configuracin Cuando el potencial a la entrada de la compuerta
mostrada en la figura 33. disminuye por debajo del umbral de VT-, se produce
nuevamente la conmutacin de la compuerta,
pasando la salida a nivel 1 y se reinicia el ciclo.
No slo existen inversores Schmitt Trigger, sino tam-
bin compuertas AND, OR, NOR, etc.
Figura 33 OSCILADOR A CRISTAL
Pruebe colocando un capacitor de 10F y resisten- Para aplicaciones en las que es preciso tener estabi-
cias de 10k para obtener frecuencias dentro del rango lidad en frecuencia es necesario contar con un oscila-
audible. Hasta puede reemplazar R por un potencime- dor de caractersticas especiales.
tro de 50k y regular el sonido (es decir, su frecuencia). Vea el circuito de la figura 35, se trata de un oscila-
dor implementado con dos inversores y un Cristal de
cuarzo, el trimer de 40pF se incluye para un ajuste fino
DISPARADORES SCHMITT TRIGGER de la frecuencia de oscilacin, mientras el circuito osci-
lante en si funciona con un solo inversor, se incluye otro
Algo que no vimos hasta ahora son las compuertas para actuar como etapa separadora.
SCHMITT TRIGGER o disparadores de Schimitt, son iguales Los osciladores vistos hasta el momento pueden ser
a las compuertas vistas hasta ahora pero tienen la ven- controlados fcilmente y ahora veremos cmo hacerlo.
taja de tener umbrales de conmutacin muy definidos
llamados VT+ y VT-, esto hace que puedan reconocer
seales que en las compuertas lgicas comunes seran
una indeterminacin de su estado y llevarlas a estados
lgicos definidos, mucho mas definidos que las com-
puertas comunes que tienen un solo umbral de conmu-
tacin.
En la figura 34 tenemos el esquema de un oscilador
Figura 35
tpico armado con una compuerta Schmitt Trigger.

Captulo 1
OSCILADORES CONTROLADOS MODULACIN POR ANCHO DE PULSO
Se trata simplemente de controlar el momento en Cuando un principiante quiere controlar la veloci-

que estos circuitos deben oscilar. dad de un motor de corriente continua, en general,
Tenemos dos opciones, que sean controlados por un vara la tensin aplicada a su arrollamiento lo que
nivel alto o por un nivel bajo. puede dificultar el arranque si el motor tiene asociado
Si tenemos en cuenta que los osciladores vistos algn elemento que deba arrastrar. Para evitar este pro-
hasta el momento solo pueden oscilar cambiando el blema, lo que se hace es aplicar pulsos de tensin, o
estado de sus entradas en forma alternada, lo que hare- sea, debemos generar una seal con ciclo de actividad
mos ser forzar ese estado a un rgimen permanente, variable, o sea, tratar de que los pulsos de salida no
como dije anteriormente ya sea a 1 o a 0. sean simtricos, por ejemplo que el nivel alto en la
En la figura 36 tenemos nuestro primer ejemplo, utili- salida dure ms que el nivel bajo, o quizs al revs y que
zando un diodo en la entrada del primer inversor. podamos variar dicha situacin a voluntad.
Analicemos el circuito de la figura 39.
Figura 36
El principio de funcionamiento no es muy compli- Figura 39

cado, si el terminal de control est a nivel 0 el circuito
oscilar, si est a nivel 1 dejar de hacerlo. De entrada ya sabemos que es un circuito astable,
Lo mismo ocurre con las otras compuertas, en la solo que esta vez el capacitor se descarga ms rpida-
figura 37 podemos ver un oscilador controlado con una mente utilizando el diodo como puente y evitando as
compuerta NOR, una de sus entradas forma parte del pasar por R1.
oscilador y la otra funciona como terminal de control. El efecto obtenido es que T1 es de mayor duracin
que T2. Podemos ajustar T1 si reemplazamos R1 por un
potencimetro. Los periodos de tiempo para T1 y T2
estn dados en la grfica de la misma figura.
Un detalle ms, si invertimos la polaridad del diodo
obtendremos la situacin inversa, es decir T2 > T1.
Figura 37
Si lo queremos hacer un oscilador con compuertas MODULACIN POR ANCHO DE PULSO CONMUTADO
NAND, la configuracin es igual que la anterior, solo que
esta vez un "1" en la entrada de Control habilita al osci- Describiremos los mismos circuitos vistos anterior-
lador y un "0" lo inhabilita, figura 38. mente pero adaptados para esta tarea.
Aqu la cantidad de pulsos de salida depende de la
duracin del pulso de entrada. Vea el circuito de la
figura 40.
Aquel terminal que usbamos antes como terminal
de control, ahora est como entrada de seal y la
Figura 38 salida del circuito entregar una cierta cantidad de pul-


sos mientras dure el pulso de entrada. Si observamos la Figura 42
forma de onda en la entrada y la comparamos con la
salida nos daremos cuenta de su funcionamiento.
Figura 40
Observe las formas de onda obtenidas.

Analicemos su funcionamiento; el flanco de des-
censo de la seal de entrada es diferenciado por R1 y
C1, y es aplicado a la entrada "a" de la compuerta
DEMODULACIN DE SEALES NAND, esto produce un pulso a la salida de esta com-
puerta segn su tabla de verdad; "basta que una de las
Esta configuracin es todo lo opuesto a lo anterior, entradas este a nivel lgico bajo para que la salida
es decir, tomamos una seal modulada y la remodu- vaya a nivel lgico alto".
lamos. Usaremos la configuracin mostrada en la El flanco de subida del pulso de entrada, luego de
figura 41. ser invertido, es diferenciado y aplicado a la entrada "b"
de la compuerta NAND, de modo que para un tren de
Figura 41 pulsos de entrada de frecuencia f, hay un tren de pulsos
de salida de frecuencia 2f.
CIRCUITOS MONOESTABLES
Los osciladores monoestables son aquellos que tie-

nen un nico nivel de salida estable. Para aclarar un
poco las ideas... la mayora de los edificios disponen de
un pulsador que enciende momentneamente las
Esta vez el tren de pulsos ingresa por el Inversor a, en luces de los pasillos, transcurrido un cierto tiempo stas
el primer pulso positivo, la salida de a se pone a 0 y se se apagan. Conclusin; slo disponen de un estado
carga el capacitor C a travs del diodo D. Cuando la estable (apagado) y un estado metaestable (encen-
entrada de a se invierte el diodo queda bloqueado y C dido), stos estado se consiguen con circuitos oscilado-
se descarga a travs de R. Ahora bien, durante toda la res monoestables.
transmisin de pulsos la salida de b permanece a nivel
1 ya que el tiempo de descarga del capacitor es Monoestable Sencillo:
mucho mayor que el tiempo de duracin de cada Primero lo bsico, en la figura 43 tenemos un mono-
pulso que ingresa por la entrada del inversor a. estable sencillo con un inversor.
DOBLADOR DE FRECUENCIA
Otra aplicacin que se le puede dar a las compuer- Figura 43

tas lgicas es duplicar la frecuencia de una seal, para
ello podemos usar el circuito de la figura 42. Consideramos inicialmente la entrada del inversor

Captulo 1
en nivel bajo, entonces su salida estar a nivel alto, salida 1, como sta realimenta la compuerta a, la deja
ahora bien, un 1 lgico de poca duracin en la enganchada con su salida a nivel 0.
entrada, hace que se cargue el capacitor y conmute el Cuando la carga del capacitor alcanza el umbral
inversor entregando un 0 lgico en su salida la que per- de conmutacin de "b" su salida pasa a 0 y la de a
manecer en ese estado hasta que la descarga del pasa a 1, esto hace que el capacitor se descargue a
capacitor alcance el umbral de histresis de la com- travs de R1 y la lnea de alimentacin, dejando al cir-
puerta y entonces conmutar y regresar a su estado cuito listo para un nuevo disparo.
inicial...
Monoestables con Dos Inversores
Monoestables con Dos Compuertas NOR La diferencia aqu, esta en que el gatillado se realiza
Otra configuracin para un circuito monoestable se durante la excursin negativa del pulso de entrada,
puede apreciar en la figura 44. Fjese que la compuerta figura 45.
b la podemos cambiar por un inversor.
Figura 45
Figura 44
Como puede observar, estos circuitos disponen de
algn mtodo de realimentacin y un capacitor que es
Para explicar el funcionamiento supongamos que no quien retiene momentneamente una determinada
existe seal en la entrada, entonces la compuerta b seal lgica en la entrada de alguna de las compuer-
tiene su entrada a nivel "1" por intermedio de R1, y su tas implicadas en el circuito mientras se va cargando o
salida a nivel "0", la cual alimenta una de las entradas descargando.
de a.
Al estar ambas entradas de "a" a nivel "0" la salida de
"a" estar a nivel "1". Como el capacitor C tiene sus dos CERRADURA CON TECLADO ELECTRNICO
extremos al mismo nivel no adquiere carga alguna.
Si entregamos un impulso positivo a la entrada de a, Una aplicacin interesante utilizando solamente
su salida pasa inmediatamente a nivel "0" y C comienza compuertas lgicas es una cerradura electrnica como
a cargarse a travs de R, la entrada de b se hace 0 y su la mostrada en la figura 46, que utiliza osciladores
Figura 46


monoestables. La secuencia para activar la salida es el cuitos no nos servirn de mucho, es conveniente utili-
orden en que estn numerados los pulsadores, eso s, zar un pulso de reloj para realizar estas pruebas pro-
note que debe pulsar S0 y sin liberarlo activar S1, luego ducido por un oscilador astable como los vistos ante-
de eso puedes continuar con la secuencia correspon- riormente. De ahora en ms lo llamaremos pulso de
diente. reloj Clock o CK.
La idea es conectar cada pulsador a una tecla de
un teclado de modo que solo el usuario sepa la Por lo general un Flip-Flop dispone de dos seales de
secuencia que debe presionar, caso contrario no se salida, una con el mismo valor de la entrada y otra con
activar la cerradura y se dar aviso a un sistema de la negacin del mismo o sea su complemento. Veamos
alarma. entonces cules son los Flip-Flops (FF) bsicos:
Los botones libres del teclado deberan ir unidos a un
sistema de alarma o hacer que se desactive momen- FLIP FLOP BSICO RS
tneamente todo el sistema antes de ingresar un nuevo Se puede construir un FF fcilmente utilizando dos
cdigo, en fin tienes muchas opciones. En la salida compuertas NAND o NOR conectadas de tal forma de
deberamos conectar un rel, un optoacoplador o algo realimentar la entrada de una con la salida de la otra,
por el estilo para accionar la cerradura electrnica. quedando libre una entrada de cada compuerta, las
En realidad la intencin de esta prctica es darle cuales sern utilizadas para control Set y Reset, tal como
una utilidad a los circuitos monoestables. Los compo- podemos observar en la figura 47.
nentes utilizados son los siguientes:
D1 a D4 = 1N4148
R1 a R6 = 1k
R7 a R9 = 2k2
C1 a C3 = 1nF
C4 = 1000F / 16V
IC1 = CD4081
Figura 47
S1 a S5 = Teclas de un teclado
Las resistencias R1 y R2 utilizadas en ambos casos
son de 10k y las puse solamente para evitar estados
CIRCUITOS BIESTABLES indeterminados, observa el circuito con compuertas
NOR.
Los circuitos biestables son muy conocidos y emple- Un nivel alto aplicado en Set, hace que la salida
ados como elementos de memoria, ya que son capa- negada (~Q) sea 0 debido a la tabla de verdad de la
ces de almacenar un bit de informacin. En general, compuerta NOR, al realimentar la entrada de la
son conocidos como Flip-Flop y poseen dos estados segunda compuerta y estando la otra a masa, la salida
estables, uno a nivel alto (1 lgico) y otro a nivel bajo normal Q ser 1. Ahora bien, esta seal realimenta la
(cero lgico). primer compuerta, por lo tanto no importan los rebotes,
y el FF se mantendr en este estado hasta que le des un
Aclaracin: pulso positivo a la entrada Reset.
Es posible que al presionar el pulsador se produz- Recuerde que ~ es el smbolo que empleamos para
can rebotes elctricos, es como haberlo presionado indicar que una entrada o una salida est negada.
varias veces, y de esta manera, los resultados sern
totalmente inesperados, as que al hacer prcticas en Conclusin:
protoboard el uso de cablecitos para probar estos cir- El biestable posee dos entradas Set y Reset que tra-

Captulo 1
bajan con un mismo nivel de seal, provee dos salidas, Set y Reset quedan inhabilitadas. Es decir que se leern
una salida normal Q que refleja la seal de entrada Set los niveles de Set y Reset slo cuando la entrada Clock
y otra ~Q que es el complemento de la anterior. CK sea 1.
Si comparas los dos flip-flop representados en el gr-
fico, vers que slo difieren en los niveles de seal que NOTA 1: El primer circuito que vimos (Flip-Flop simple)
se utilizan, debido a la tabla de verdad que le corres- es llamado Flip-Flop Asncrono ya que puede cambiar
ponde a cada tipo de compuerta. el estados de sus salidas en cualquier momento, y slo
depende de las entradas Set y Reset.
FLIP FLOP RS - Controlado por un Pulso de Reloj NOTA 2: El segundo circuito es controlado por una
En este caso vamos a utilizar el ejemplo de las com- entrada CK y es llamado Flip-Flop Sncrono o Sincrnico
puertas NAND, pero le agregaremos dos compuertas ya que el cambio de estado de sus salidas esta sincro-
ms, y uniremos la entrada de cada una a una seal de nizado por un pulso de reloj que realiza la lectura de las
Reloj, tal como queda expresado en el circuito de la entradas en un determinado instante.
figura 48.
Antes de continuar quiero mostrarte algo muy intere-
sante, no es la nica forma de obtener un Flip-Flop,
observemos lo siguiente:
FLIP FLOP con un Inversor

En la figura 50 tenemos un FF un poco revoluciona-
rio. La ventaja aqu es la cantidad de compuertas utili-
Figura 48 zadas.
Segn lo dicho mas arriba, necesitamos un genera-

dor de pulsos (astable) para conectarlo en la entrada
Clo CK, una vez que lo tenemos pasamos a interpretar
el circuito.
Si ponemos un 0 en Set y la entrada CK est a 1 ocu-
rrir todo lo que se describe para el FF RS recin anali-
zado. Veamos que ocurre cuando CK pasa a 0, figura Figura 50
49:
Analice el circuito y comprender que se lo puede
emplear de forma idntica al circuito de la figura 47, es
decir, son equivalentes.
Bien, el flip-flop analizado, conocido como flip-flop
RS, suele presentar un estado indeterminado cuando
sus dos entradas R y S se encuentran en estado alto as
que veamos como se puede solucionar este inconve-
Figura 49 niente.
El FF se mantiene sin cambios en Q y ~Q. FLIP FLOP D

Fjese que ahora no importa el estado de Set y Reset, En este circuito no existe la posibilidad de que las
esto se debe a su tabla de verdad (basta que una de dos entradas estn a nivel alto, ya que posee un inver-
sus entradas sea 0 para que su salida sea 1) por lo tanto sor entre una y otra, de tal modo que:


R = ~S
Observe el circuito de la figura 51, aqu se supone la

entrada Dato est a nivel 0.
Figura 54
Considerando CK=0, ser la salida Q=0 y ~Q=1, al

momento del cambio de nivel de CK (CK=1), slo cam-
biaran las salidas del primer flip-flop (Master) sin afectar
Figura 51 las salidas Q y ~Q.
Ahora bien, cuando CK regrese a su estado inicial
En la figura 52 vemos que ocurre cuando la entrada (CK=0) el Slave conmutar las salidas Q y ~Q que-
Dato, pasa a 1 y CK cambia de estado pasando tam- dando Q=1 y ~Q=0. Al cambiar de estado CK (CK=1)
bin a 1, segn como se van transmitiendo los datos por las salidas no sern afectadas. Esto se puede resumir en
las compuertas resulta Q=1 y ~Q=0. una pequea tabla de verdad, como la mostrada en la
figura 55.
Figura 52
Figura 55
Para que el flip-flop retorne a su estado inicial, la
entrada Dato D deber pasar a 0 y slo se transferir a A este tipo de Flip-flop, se le ha dado la posibilidad
la salida si CK es 1. Nuevamente se repite el caso que de preestablecer el estado de sus salidas, adicionn-
para leer el datos debe ser CK=1. dole dos entradas ms, Preset (Pr) y Clear (Clr), que ven-
En forma general se representa el filp-flop D con el dran a ser algo as como Set y Reset respectivamente,
smbolo mostrado en la figura 53. pero claro, hay que advertir que se debe evitar la situa-
cin Pr=Clr=0
Tambin tiene una forma de representacin simb-
lica y se muestra en la figura 56.
Figura 53
FLIP FLOP Master-Slave

Se trata de un arreglo de dos FF independientes. El
primero acta como Master y el otro como Slave. Con Figura 56
la diferencia de que en este caso las entradas Set y
Reset son realimentadas por las salidas Q y ~Q respec-
tivamente, quedando libre nicamente la entrada CK, FLIP FLOP JK
figura 54. Un flip-flop JK es muy similar al visto anteriormente,

Captulo 1
pero mucho ms complejo que ste, y existen circuitos
integrados que ya lo traen incorporado as que, por
cuestiones de sencillez, y para no complicarte dema-
siado utilizar su representacin simblica (figura 57).
Figura 58
Figura 57
tes de CK, y como podrs notar en la siguiente lnea, si
estableces J=K=0 queda sin importancia la entrada
Lo vamos a analizar de forma sencilla haciendo uso CK y sin cambio las salidas.
de la tabla de verdad que corresponde al funciona- En la sptima y octava lnea se transfieren los datos
miento del flip-flop y que se muestra en la figura 58. de las entradas J y K a las salidas Q y ~Q respectiva-
Las dos primeras lneas indican que las entradas Clr mente, pero esto slo ocurrir en la transicin ascen-
y Pr establecen el estado de las salidas Q y ~Q sin dente de CK.
importar el estado en que se encontraban anterior- Finalmente con Clr=Pr=J=K=1 el flip-flop Cambiar
mente, ni el estado de las otras entradas (J, K y CK). Siempre (Cs) cada vez que se presente una transicin
En la tercera y cuarta lnea se han establecido las descendente de CK.
entradas Clr y Pr a nivel 1 y las salidas Q y ~Q perma- Y hasta aqu..., la idea fue mostrarle las ventajas y des-
necen en cualquiera de los dos estados mencionados ventajas de cada uno de estos circuitos, le recuerdo que
anteriormente, segn el que se haya establecido...!!!, no necesita armar uno de estos embrollos de compuer-
ahora bien si se mantiene CK=0 las salidas Q y ~Q per- tas, ya que existen integrados que las contienen, como el
manecen sin cambio (Sc), lo mismo ocurre si se man- CD4027 que es un doble flip-flop JK maestro-esclavo o el
tiene CK=1, y contina as en los cambios ascenden- CD4013 que es un doble flip-flop tipo D.
Cap 2 - Flias Lgicas.qxd 7/9/12 6:31 AM Pgina 23
CAPTULO 2
ELECCIN CIRCUITOS INTEGRADOS DIGITALES
FAMILIAS LGICAS
DE LOS
Los diferentes elementos analizados en el captulo 1 (compuertas y osciladores) se ofrecen en

circuitos integrados que poseen uno o ms elementos y estn fabricados con diferentes
materiales, cada uno con caractersticas propias. Los circuitos integrados digitales se dividen
en familias lgicas, cada una constituida por un tipo particular de circuito lgico que se uti-
liza en los chips de esa familia para todas las compuertas, inversores, Flip-Flops y elementos
ms complejos. Los elementos de una familia lgica son compatibles entre s. Es decir que
sus niveles lgicos son los mismos y trabajan con la misma tensin, pudiendo la salida de un
elemento lgico alimentar la entrada de otro. Las caractersticas generales de los circuitos
integrados digitales (tiempo de propagacin, inmunidad al ruido, potencia disipada, etc.)
son preponderantes en el momento de seleccionar un determinado circuito integrado.
Algunas veces hay otros factores importantes a tener en cuenta, como la complejidad y el
tipo de cpsula a emplear, el costo del componente, la posible compatibilidad con otras
familias, el margen de temperatura de trabajo, etc. En este captulo analizaremos cada una
de las familias lgicas para que el estudiante sepa qu circuito integrado es aconsejable uti-
lizar para una aplicacin determinada.

Captulo 2
INTRODUCCIN Figura 1
En la comparacin entre las distintas familias lgicas,

existen familias que son aconsejables en algunas apli-
caciones y no aconsejables en otras. A veces, la propia
naturaleza de los circuitos electrnicos exige que no
exista una caracterstica para no perjudicar otra. Por
ejemplo, el incremento de la velocidad aumenta nor-
malmente el consumo de potencia. Cada familia tiene
sus caractersticas predominantes y tiende a utilizarse en El tiempo de propagacin de la RTL es algo superior
aquellas aplicaciones en que esas caractersticas son a los 10ns, con un consumo de potencia del orden de
las ms importantes. los 10mW por compuerta.
Hay ramificaciones dentro de una misma familia Si en cualquiera de las entradas se coloca un "1", el
cuando es necesario destacar alguna caracterstica. transistor correspondiente se satura y la tensin de salida
As, por ejemplo, dentro de la familia TTL de propsitos es aproximadamente 0 volt, que corresponde a un "0"
general se han creado subfamilias tales como TTL de lgico. Si todas las entradas estn en "0", los transistores
alta velocidad (H) y TTL de bajo consumo (LS). estn cortados; por lo tanto, la tensin de salida es apro-
Para entender mejor de qu estamos hablando, ximadamente igual a Vcc, que corresponde a un "1" l-
definiremos algunos conceptos que sern utilizados ms gico. Como ventajas podemos mencionar un bajo con-
adelante. Por ejemplo, el nivel de integracin est dado sumo y costo reducido. Las principales desventajas son
por la cantidad de compuertas lgicas que pueden las siguientes:
integrarse en una misma pastilla, en un mismo chip.
* Baja capacidad de fan-out (del orden 4)
* Bajo margen de ruido
FAMILIAS LGICAS * Baja velocidad
Veamos entonces, cmo se pueden costruir las dife- Familia DTL (Diode Transistor Logic)
rentes familias de circuitos integrados, a las cuales po- Como los niveles lgicos y la alimentacin de las fa-
demos agrupar de la siguiente manera, atentos a los milias TTL y DTL son compatibles, ambas familias pue-
componentes que intervienen en los circuitos elctricos den emplearse en el mismo circuito.
correspondientes: El circuito bsico de la familia DTL es la compuerta
NAND y en la figura 2 se representa el circuito elctrico
- Familia RTL de esta compuerta de tres entradas.
- Familia DTL
- Familia TTL Figura 2
- Familia CMOS
Familia RTL (Resistor Transistor Logic)

Fue la primera de las familias, quedando en desuso
en la actualidad. El circuito bsico de la familia RTL es la
compuerta NOR que emplea resistores y transistores en
su circuito elctrico.
El circuito elctrico de esta compuerta (construida Bsicamente, al circuito lo podemos considerar co-
con tcnica RTL) est mostrado en la figura 1. mo una compuerta AND seguida de un inversor.

Familias Lgicas
La compuerta AND est realizada con diodos y el in- - La compuerta AND de entrada est constituida por
versor es un transistor, como vimos antes. el resistor R1 y el transistor multiemisor Q4, que cumple
Cuando cualquiera de las entradas est baja, el dio- la misma funcin que los diodos D1, D2 y D3 de la DTL.
do correspondiente conduce a travs de R1. En el pun- El reemplazo de los diodos por el transistor tiene la
to P se establece una tensin del orden de 0,7V, la cual ventaja de aumentar la velocidad de conmutacin; es
no es suficiente para superar los 1,4V que se necesitan decir, disminuir el tiempo de propagacin.
para que el D4 y D5 conduzcan y, por lo tanto, al estar - El diodo base colector de Q4 equivale al diodo D4
cortados D4 y D5, el transistor estar cortado, con lo de la DTL.
cual la tensin de salida ser igual a Vcc (que corres- - El diodo base emisor de Q3 equivale al diodo D5
ponde a un "1" lgico). de la DTL.
Si todas las entradas estn altas, los diodos D1, D2 y
D3 estn cortados. Conducen D4 y D5 a travs de R1,
llegando la corriente a la base del transistor, que pasa a
la saturacin, causando un estado lgico "0" a la salida.
En el punto P:
Vp = 0,7 + 0,7 + 0,8 = 2,2V
La cada de potencial en cada diodo D1, D2, D3

ser:
5V - 2,2 = 2,8V
Figura 3
Esta tensin se aplica en el sentido inverso, por lo El principio de funcionamiento es similar al de la fa-
cual no conducen. milia DTL, con la ventaja de que el reemplazo de los dio-
El tiempo de propagacin de esta familia es del or- dos por transistores permite disminuir el tiempo de pro-
den de 25ns y la disipacin por compuerta es del orden pagacin.
de 15mW. El circuito consta de tres etapas: una asociada al
transistor Q4, encargada de adaptar los niveles de en-
Familia TTL (Transistor Transistor Logic) trada; otra de conmutacin, con el transistor Q3, y una
Es la familia ms usada. Todos los fabricantes de de salida formada por Q2 y Q1. El transistor Q1 es el que
cierta importancia tienen una lnea de productos TTL y da el estado lgico de salida.
distintas empresas producen circuitos integrados digita- En TTL, los niveles lgicos que se emplean hacen que
les. El circuito de la figura 3 corresponde a una NAND TTL el estado lgico "1" corresponda a una tensin entre 2 y
Standard. La tensin de alimentacin es nica, de 5V, y 5 volt y el estado lgico "0" corresponda a una tensin
es compatible con todos los circuitos de otras subfami- entre 0 y 0,8 volt. La tensin en la base de Q4 no puede
lias TTL, como as tambin con la DTL. superar los 2,1V, ya que el circuito visto desde la base
Tienen un tiempo de propagacin tpico de 10ns, de Q4 consta, hasta llegar a tierra, de las uniones B-C
fan-out de 10, margen de ruido de 400mV, una poten- de Q4, B-E de Q3 y B-E de Q1.
cia de disipacin de 10mW por compuerta y una fre- Si una de las entradas est en el nivel lgico bajo
cuencia mxima de reloj de 35MHz. (por ejemplo, en la entrada A) entonces hay una tensin
La compuerta bsica TTL es la NAND, que introduce inferior a 0,8 volt en la unin base-emisor de Q4, con lo
una serie de innovaciones respecto a la NAND DTL que cual el transistor conduce, dando lugar a una corriente
vimos antes. Estas principales diferencias son: que pasa por R1 y por la unin base-emisor de Q4. Al es-

Captulo 2
tar Q4 saturado, la tensin colector-emisor es pequea La diferencia en la compuerta NAND TTL, con salida
y, en estas condiciones, la tensin base-emisor de Q3 TOTEM-POLE, es que la carga de Q1 no es el transitor Q2,
no es suficiente para que Q3 conduzca. Para que Q3 sino un resistor Rc que se coloca exteriormente. De esta
conduzca se necesita como mnimo una tensin de 1 manera, al dejar el colector abierto, se tiene la posibili-
volt (0,5V de la VBE de Q3 y 0,5V de la VBE de Q1, y pa- dad de utilizar exteriormente otra carga que sea acep-
ra saturar a Q3 se necesita como mnimo 1,6V; es decir, tada por el transistor. Un esquema a colector abierto
0,8V de VBE de Q3 ms 0,8V de VBE de Q1). permite, por ejemplo, conectar un circuito indicador de
Si Q3 est cortado, Q1 tambin estar cortado, y la salida con el objeto de que el usuario sepa en qu es-
tensin de salida corresponde a "1", que en TTL equiva- tado se encuentra el circuito.
le a una tensin VoH >- 2,4 volt. Al estar Q3 y Q1 corta- Otra posibilidad de la tecnologa TTL con colector
dos, el transistor Q2 est saturado, ya que recibe una abierto es realizar el montaje llamado "Y por conexin" o
corriente de base a travs de R2, D1 y la carga conec- "AND cableada", permitiendo la conexin directa de las
tada a la salida. salidas de dos o ms compuertas, tal como queda es-
En resumen: cuando una entrada est baja, Q4 pecificado en la figura 5.
conduce, Q3 y Q1 estn cortados y Q2 est saturado.
En estas condiciones la tensin de salida ser: Figura 5
Vs = Vcc - (VR2 + VBE(Q2) + VD1)
VR2 es menor que 0,5V, lo que hace que Vs > 2.6V,

que corresponde a un "1" lgico.
Si todas las entradas estn en un nivel lgico alto,
aplicando un anlisis similar, se deduce que Q2 est
cortado, Q1 saturado y la tensin de salida ser un "0"
lgico. En la figura 6 se puede apreciar un smbolo tradicio-
nal para familias que tienen salidas con colector abierto
TTL con salida a colector abierto aunque el smbolo lgico recomendado por el IEEE pa-
El circuito que analizamos, representado en la figura ra esta conexin se grafica en la figura 7.
3, tiene una salida que se denomina TOTEM-POLE donde
la carga del transistor Q1 (de salida) no es un resistor, si- Figura 6 Figura 7
no el transitor Q2, dando lugar a una baja impedancia
de salida que permite mayor velocidad de conmuta-
cin. Otra variante de esta compuerta es la TTL con sa-
lida a colector abierto, cuyo esquemtico se muestra
en la figura 4.
El fabricante del circuito integrado especifica en la
Figura 4 hoja de datos si la compuerta tiene salida TOTEM-POLE
o colector abierto.
En la tecnologa TTL de colector abierto, para hacer
la conexin directa de dos o ms compuertas se deben
conectar los colectores de los dos transistores de salida
con un nico resistor a la fuente de alimentacin Vcc. El
esquema del conexionado AND cableado se represen-
ta en la figura 8.

Familias Lgicas
- Estado lgico "0"
Figura 8
- Estado lgico "1"
- Estado de alta impedancia
Figura 9
Si cualquiera de los dos transitores de salida va al es-

tado de saturacin, es decir, la tensin de salida es la
VCE SAT, la salida Z ser un "0" lgico. Tenemos entonces
que un "0" en Z1 o en Z2 pone un "0" en Z. Para que la
salida sea alta, es necesario que los transitores Q1 de
salida de ambas compuertas estn cortados.
En la realizacin de funciones lgicas con compuer-
tas, la utilizacin de la conexin AND cableada permite,
en algunos casos, simplificar el circuito lgico.
La tecnologa TTL con salida TOTEM-POLE no permite Si I est alta, permite desconectar la salida de la car-
realizar el montaje "Y por conexin" o "AND cableada", ga; por lo dems, el circuito contina operando en dos
ya que si la salida de una compuerta es "0" (es decir Q1 estados lgicos.
saturado y Q2 cortado) y de la otra compuerta es "1" (es Si se aplica un "1" a la entrada de inhibicin del cir-
decir Q1 cortado y Q2 saturado), al unir directamente cuito de la figura 9, conduce Q7 y se satura Q6, que-
los colectores de Q1, la salida de una de las compuer- dando su colector y tambin uno de los emisores de Q1
tas queda conectada a tierra a travs del transistor sa- sin tensin, con lo que se bloquea Q2 y Q5 va al corte.
turado de la otra, creando un camino de baja resisten- Por otro lado, a travs del diodo, independientemen-
cia entre Q1 y Q2, lo cual supera la corriente mxima te de los niveles que existan en A y B, Q3 y Q4 quedan
admisible y el transitor se destruye. bloqueados, con lo cual la impedancia de salida es
elevada, consiguindose as un tercer estado diferente
TTL de tres estados (Thre State) del alto y del bajo, que se denomina de alta impedan-
Cuando se desea conectar varias compuertas a cia y que permite que las salidas de estas compuertas
una lnea comn (lnea mnibus), es necesario que slo puedan unirse entre s. La tabla de verdad de esta com-
un circuito quede "conectado" mientras los restantes se puerta es la siguiente:
deben comportar como si no estuvieran. Esta conexin
no se puede realizar con circuitos de la familia TTL con I B A Z
salida TOTEM-POLE, ya que siempre uno de los transitores 0 0 0 1
de salida est conduciendo. Este inconveniente se solu- 0 0 1 1
ciona agregando una entrada de inhibicin I, que hace 0 1 0 1
que ambos transitores de salida pasen al estado de cor- 0 1 1 0
te, con lo cual el circuito de salida se aisla de la carga; 1 0 0 ALTA IMPEDANCIA
es decir, el circuito presenta una alta impedancia. 1 0 1 ALTA IMPEDANCIA
En la figura 9 se representa una compuerta NAND de 1 1 0 ALTA IMPEDANCIA
tres estados que son: 1 1 1 ALTA IMPEDANCIA

Captulo 2
En la figura 10 se representa el smbolo lgico pro- NAND, a excepcin del transistor Q6, que se aade en-
puesto por el IEEE para una compuerta NAND de tres es- tre Q3 y la salida Q2/Q1 con el propsito de invertir la se-
tados. al que sale del colector de Q3.
Figura 10
Cuando hay varias compuertas de este tipo con sus

salidas conectadas, slo existir una con su entrada de
inhibicin baja, con lo que dicha compuerta se com-
porta normalmente. Para que tenga una idea ms cla-
ra, en la figura 11 se ven conectadas tres compuertas
NAND de tres estados, tal que si, en la compuerta (1), la
entrada de inhibicin est en "0" y el resto de las com-
puertas tiene I en "1", la compuerta (1) estar habilitada
Figura 12
y sus entradas controlarn el estado lgico de la salida
comn. El transistor Q5 que se agrega acta como una ba-
ja impedancia de base para Q6. Si cualquiera de las
Figura 11 entradas est en estado bajo, el diodo base emisor de
Q4 correspondiente se encuentra en conduccin. Esto
provoca el bloqueo del diodo base-colector de Q4 y
con ello el bloqueo de Q3 y Q5. En estas condiciones,
Q6 se encuentra conduciendo, lo que provoca la satu-
racin de Q1 y el corte de Q2, con lo cual la salida es
un "0" lgico. Esto significa que un "0" a la entrada pone
un "0" a la salida.
Si las entradas estn todas altas, el diodo base-co-
lector de Q4 provoca la conduccin de Q3 y Q5. Q6 se
corta, ya que su base se encuentra prcticamente a ni-
vel masa a travs de Q5 que est saturado.
La entrada de inhibicin es la que controla qu El bloqueo de Q6 significa el bloqueo de Q1 y la
compuerta acta sobre la salida comn. Siempre se conduccin de Q2. A la salida tenemos un estado lgi-
debe habilitar una sola compuerta por vez. Dicho de co "1". Por todo lo dicho, el inversor Q6 ha convertido
otra manera: funciona como un multiplexor, tal como una compuerta NAND en una compuerta AND.
veremos ms adelante. La familia TTL analizada corresponde a la serie de cir-
cuitos integrados digitales que se identifican comercial-
Compuerta AND TTL mente con el prefijo 54 74.
Adems de la compuerta NAND bsica, la familia A partir de esta familia TTL estndar se han introduci-
TTL tiene otros elementos lgicos tales como compuer- do algunas modificaciones que han dado origen a
tas AND, OR, NOR y EXCLUSIVE-OR. otras series de circuitos integrados digitales TTL, tales co-
En la figura 12 se tiene una compuerta AND de dos mo la serie de baja potencia, la de alta velocidad, la
entradas cuyo circuito es similar al de la compuerta Schottky, la de alta velocidad y baja potencia, la de al-

Familias Lgicas
ta inmunidad al ruido, etc. Analicemos cada subfamilia TTL Schottky de baja potencia
de las nombradas: La serie "Low power Schottky o "54LS/74LS" es la ms
reciente de la familia TTL; con ella se consigue una solu-
TTL de baja potencia cin de compromiso entre la velocidad de conmuta-
(Low power TTL, serie 54L/74L) cin y el consumo. El circuito es similar al correspondien-
El circuito TTL de baja potencia es igual al visto para te a la familia TTL Schottky, con la diferencia que se ha
la TTL normal, slo que se han incrementado los valores aumentado el valor de los resistores para disminuir el
de los resistores dando como resultado una menor co- consumo y se suprime el transistor multiemisor por un cir-
rriente y, por lo tanto, un consumo ms pequeo (del or- cuito del tipo DTL.
den de 1mW). Como consecuencia del aumento de Tiene una propagacin tpica de 9,5ns y un consu-
estos valores, disminuye el consumo, pero aumenta el mo por compuerta de 2mW, con una frecuencia mxi-
tiempo de propagacin tpico a 33ns, con una frecuen- ma para Flip-Flop de 45MHz.
cia mxima de 3MHz de funcionamiento.
Se emplean en casos que requieren bajo consumo Familia HTL
y mnima disipacin, sin que se necesite alta velocidad En la figura 14 se grafica el circuito correspondiente
de reaccin. a una compuerta NAND del tipo HTL.
TTL de alta velocidad

Es la serie "High speed TTL" o serie 54H/74H. Utiliza va-
lores de resistores inferiores a los utilizados en la TTL estn-
dar, lo que permite disminuir el tiempo de propagacin
a costa de aumentar el consumo.
Los parmetros tpicos de esta subfamilia TTL son un
tiempo de propagacin de 6ns, un consumo de 22mW
por compuerta y una frecuencia mxima de 50MHz.
Figura 14
TTL Schottky
Esta serie, denominada STTL y conocida comercial- La caracterstica principal de esta familia es su alta
mente bajo el prefijo 54S o 74S, es la ms rpida de las inmunidad al ruido, por lo que se la emplea en ambien-
subfamilias TTL. El circuito es similar a la TTL de alta velo- tes industriales y en el manejo de dispositivos electrome-
cidad, con el reemplazo de los diodos y transistores por cnicos.
diodos y transistores Schottky, que se caracterizan por su El circuito es similar al de la familia DTL, pero los va-
rapidez, ya que no almacenan cargas. La ausencia de lores de R1, R2 y R4 son ms elevados y la Vcc es de
carga almacenada reduce el tiempo de conmutacin, 15V.
aumentando la velocidad del circuito. Tienen un tiempo Los diodos D4 y D5 de la DTL se reemplazan por el
de propagacin tpico de 3ns, un consumo de 20mW y diodo Zener y el transistor Q1.
una frecuencia mxima de 125MHz. El smbolo, tanto La inmunidad al ruido es del orden de 5V; el tiempo
del diodo como del transistor Schottcky, se representa de propagacin es el ms alto de todas las familias y es
en la figura 13. del orden de 150ns.
Familia ECL
(Lgica acoplada por emisor)
La lgica acoplada por emisor es la familia de alta
velocidad por excelencia.
Figura 13

Captulo 2
En este tipo de lgica, los transistores no se saturan, semiconductor complementarios) est caracterizada
con lo que se evita el problema de almacenamiento por su bajo consumo. Es la ms reciente de todas las
de portadores minoritarios en la regin de base y, en grandes familias y posee la ventaja fundamental de
consecuencia, se disminuye el tiempo de propagacin. operar con un amplio rango de tensiones de alimenta-
La ECL se subdivide en diferentes subgrupos en funcin, como veremos ms adelante.
cin del tiempo tpico de propagacin: El elemento bsico de la familia CMOS es el inversor
del esquema presentado en la figura 16.
1) tp = 8ns; fmx = 30MHz; Pd = 30mW
2) tp = 4ns; fmx = 75MHz; Pd = 22mW
3) tp = 2ns; fmx = 125MHz; Pd = 25mW
4) tp = 1ns; fmx = 400MHz; Pd = 60mW
La subfamilia ms aceptada es la de tp = 2ns, ya

que compatibiliza la velocidad y el consumo. Figura 16
Dada la rapidez de la familia ECL, se utiliza en gran-
des computadoras y en sistemas de comunicaciones. Est constituido por dos transistores de efecto de
La figura 15 muestra una compuerta de la familia campo (FET), uno de canal P y otro de canal N. Durante
ECL de 2ns con salida OR y NOR simultneamente. el funcionamiento, uno u otro est activado, producin-
dose a la salida un "0" o un "1" lgico. Los drenajes y las
Figura 15 compuertas (gates) de ambos transistores estn unidos
entre s.
La unin de las compuertas constituye la entrada del
inversor y la unin de ambos drenajes constituye la sali-
da del inversor. Una de las fuentes se conecta a la ten-
sin de alimentacin y, la otra, a masa.
Se trabaja con lgica positiva. Si la entrada es un "1"
(VG = +VDD), el transistor Qn conduce y el Qp est al
corte, por lo que la salida es un "0" lgico. Cuando la
entrada es un "0" (VG = 0V), el Qp conduce y el Qn es-
t al corte, por lo que la salida est prcticamente a
+VDD (en realidad un poco menos que VDD por la ca-
da en el canal conductor), lo que corresponde a un "1"
Note el amplificador diferencial de entrada formado lgico. Vemos, entonces, que prcticamente no condu-
por Q1, Q2, Q3 y Q4, que conducen la corriente depen- cen ambos transistores a la vez, con lo cual se reduce
diendo de las entradas A y B; adems controlan la satu- el consumo. Por poseer transistores CMOS, esta familia
racin de Q5 y de Q6 para producir una salida OR y se diferencia de la TTL en lo siguiente:
NOR. La tensin de alimentacin es de -5,2V.
Los niveles lgicos, en lgica positiva, son de -0.7V a) Bajo consumo. Una compuerta CMOS consume
para el "1" y -1,6V para el "0", es decir que la diferencia 0,01mW en condiciones estticas (cuando no cambia
de niveles es del orden de los 900mV. Cada compuer- de estado).
ta dispone de la salida y su complemento. En la forma de operar del inversor anterior, uno de
los dos MOS se encuentra siempre al corte y terica-
Familia CMOS mente no hay circulacin de corriente (sin embargo,
La familia lgica CMOS (transistores de metal xido existe una dbil corriente de fuga en el MOS que est

Tabla 1
PARAMETRO TTL TTLALTA TTL TTL BAJO TTL LP CMOS ECL ECL ECL HTL DTL RTL
ESTANDAR VELOCIDAD SCHOTTKY CONSUMO SCHOTTKY 4ns 2ns 1ns
Circuito NAND NAND NAND NAND NAND NOR o OR/NOR OR/NOR OR/NOR NAND NAND NOR
Cap 2 - Flias Lgicas.qxd
bsico NAND
7/9/12
FAN-OUT 10 10 10 10 10 50 o ms 25 25 10 10 8 5
Tensin de 3a
6:31 AM
alimentacin 5V 5V 5V 5V 5V 18V 5,2V -5,2V -5,2V 15V 5V 3V
0,01mW
Pgina 31
Disipacin estimado
por 10mW 22mW 19mW 1mW 2mW 1mW 22mW 25mW 60mW 55mW 15mW 10mW
compuerta a 1MHz
Margen de Muy
ruido Bueno Bueno Bueno Bueno Bueno Bueno Bueno Bueno Bueno Excelente Bueno Bajo
Frec. tpica 12 a 30
p/Flip-Flop 35MHz 50MHz 125MHz 3MHz 45MHz 5MHz 75MHz 125MHz 400MHz 4MHz MHz 8MHz
Tiempo de 25ns a
propagacin 50ns
por 10ns 6ns 3ns 33ns 9,5ns o 4ns 2ns 1ns 150ns 25ns 12ns
Electrnica Digital Muy Fcil

compuerta ms
31
Familias Lgicas
Captulo 2
al corte, debido a los portadores minoritarios del ca- to o pastilla (chip), y dentro de una misma cpsula. Esto
nal). significa que un circuito integrado digital, con dimensio-
En condiciones dinmicas, es decir, al efectuarse la nes parecidas a cualquier semiconductor, contiene mu-
conmutacin, un MOS pasa del estado de corte al de chos componentes discretos interconectados directa-
conduccin y el otro MOS de conduccin al corte. Exis- mente, que responden a una funcin electrnica preci-
te un instante en el que los dos MOS estn conducien- samente definida.
do y originan un pico de corriente. El desarrollo que en los ltimos aos ha impulsado a
La potencia dinmica disipada crece linealmente los circuitos integrados digitales, tanto en su tecnologa
con la frecuencia y con el cuadrado de la tensin de la de fabricacin como en lo que se refiere al desarrollo e
tensin de alimentacin VDD. Para VDD = 10V y f = investigacin, ha conseguido colocar en un nico chip
50kHz, la potencia disipada es el orden de 0,1mW por todos los elementos que componen un computador
compuerta. que se conoce con el nombre de microprocesador o
b) Los circuitos CMOS tienen elevada inmunidad microcontrolador, segn el caso, con lo cual se ha lo-
al ruido. Normalmente este valor ronda entre el 30 y el grado reducir enormemente el volumen, lo cual no es la
45% de VDD. Este margen de ruido slo es comparable nica ventaja porque los circuitos integrados digitales se
con la familia HTL. han hecho indispensables en la industria, electromedici-
c) Utilizacin exclusiva de transistor MOS en la na, comunicaciones, en el campo militar y aeroespa-
realizacin de las compuertas. Esto permite lograr una cial, etc.
gran densidad de componentes en un circuito integra- Con el fin de comprender mejor el funcionamiento
do y, por lo tanto, la realizacin de circuitos en LSI y VL- de los diferentes circuitos integrados digitales, vamos a
SI. definir la forma en que suelen representarse los diferen-
d) Alto fan-out, del orden de 50 o ms. tes parmetros que intervienen en la designacin de un
e) Tensin de alimentacin en un amplio rango de componente.
+3V a +18V
Interpretacin de los Parmetros
Debido a todo esto, la familia CMOS se emplea Los fabricantes emplean smbolos para determinar
principalmente en circuitos digitales alimentados por las caractersticas de los mismos. Estos smbolos estn
batera y, dada su alta inmunidad al ruido, en ambien- de acuerdo con las normas internacionales y suelen
tes industriales. aparecer en las hojas de datos de los componentes:
La desventaja que sobresale en la familia CMOS es
su baja velocidad, con un tiempo de propagacin tpi- VIH: Tensin de entrada con nivel lgico alto. Se ga-
co de 35 a 50ns o ms. rantiza un mnimo.
En la tabla 1, se reproduce un cuadro comparativo VOH: Tensin de salida con nivel lgico alto. Se ga-
de las distintas lgicas en funcin de los diferentes par- rantiza un mnimo.
metros a los efectos de posibilitar la obtencin de datos VOL: Tensin de salida con nivel lgico bajo. Se ga-
precisos, en forma rpida, cuando los necesite. rantiza un mximo.
VIL: Tensin de entrada para nivel bajo. Se garantiza
un mximo.
SIMBOLOGA Y PARMETROS USUALES PARA IDENTIFICAR A LOS VCC: Tensin de alimentacin.
CIRCUITOS INTEGRADOS DIGITALES VCD: Tensin en el diodo limitador de entrada.
VO(on): Tensin de salida en estado conductor.
Los circuitos integrados son esquemas funcionales VO(off): Tensin de salida en estado de bloqueo.
compuestos por transistores, diodos, resistores y capaci- Vt+: Tensin de umbral en el flanco positivo.
tores, fabricados en un mismo proceso, sobre un sustra- Vt-: Tensin de umbral en el flanco negativo.

Familias Lgicas
ICCH: Corriente de alimentacin con salida a nivel El aspecto fsico de esta cpsula se muestra en la fi-
alto. gura 17.
ICCL: Corriente de alimentacin con salida a nivel
bajo. Figura 17
IIH: Corriente de entrada en nivel alto. Es la corrien-
te que circula por una entrada cuando se le aplica un
nivel lgico "1".
IIL: Corriente de entrada en nivel bajo.
IOH: Corriente de salida en estado alto.
IO(off): Corriente de salida en estado de bloqueo.
IO(on): Corriente de salida en estado conductor.
Ios: Corriente de salida en cortocircuito.
Fmx: Frecuencia mxima de reloj.
Fi: Fan-in. b) Cpsula plana o "flat-pack"
Fo: Fan-out. Tiene un volumen muy reducido y suele ser de ma-
tpHL: Tiempo de propagacin para el cambio alto terial cermico.
a bajo. Dado que las patitas se encuentran colocadas de
tpLH: Tiempo de propagacin para el cambio de forma que se les puede soldar "por puntas" mediante un
bajo a alto. procedimiento semiautomtico, su montaje con la tc-
tw: Ancho medio de impulso. nica habitual es laborioso.
En la figura 18 se da un detalle de este tipo de cp-
Evidentemente, los dados son slo algunos de los sula que no mide ms de 6,5 mm por 20 mm, con un
smbolos empleados; en la medida que sea necesario, espesor de solo 1,5 mm.
continuaremos definiendo nuevos parmetros.
ENCAPSULADOS UTILIZADOS EN LOS

CIRCUITOS INTEGRADOS DIGITALES
Hemos dicho que los circuitos integrados incluyen

circuitos electrnicos con transistores, resistores, capaci-
tores, etc, construidos sobre un mismo material llamado
sustrato que, a su vez, son encapsulados en un mismo
chip. Los circuitos integrados digitales suelen encapsu-
larse en envases diferentes, segn el fabricante y sus
Figura 18
usos ms frecuentes, pero hay tres tipos bsicos de cp-
sulas que son:
a) Cpsula cilndrica c) Cpsula de doble fila de conexin (Dual in line DIP o Dil)
Esta cpsula normalmente es de metal y con forma Es la ms utilizada en los circuitos integrados digita-
cilndrica, similar a la utilizada en ciertos transitores espe- les comerciales. Las dos filas de patitas, al ser rgidas,
ciales. Su mayor inconveniente es que el nmero de pa- permiten que se pueda insertar en tarjetas de circuito
titas no puede exceder de 12, lo que limita bastante sus impreso normalizado. Puede estar hecha con material
aplicaciones. plstico o cermico. Son usuales las cpsulas de 14 y 16

Captulo 2
patitas. Tambin existe de 8, 18, 22, 24 y 28 patitas. El
Figura 22
aspecto fsico de este tipo de cpsula se muestra en la
figura 19.
Figura 19
Figura 22: 7420 - Doble compuerta NAND de 2 en-

tradas.
Los circuitos electrnicos con componentes digitales NOMENCLATURA UTILIZADA

poseen un "lay-out" especfico donde se contempla el POR LOS FABRICANTES
formato DIL. Es por eso que damos a continuacin una
serie de ejemplos de circuitos integrados digitales con En general, cada fabricante de circuitos integrados
componentes de la familia TTL. Tales ejemplos se dan digitales utiliza una forma particular para distinguir sus
en las figuras 20, 21 y 22, segn el siguiente detalle: componentes. A continuacin veremos algunas no-
menclaturas a modo de ejemplo.
Figura 20
Cdigo de TEXAS INSTRUMENTS
Posee dos letras maysculas, cinco nmeros y una
letra final, cuyo significado es el siguiente:
Las dos primeras letras maysculas SN identifican el
fabricante. Las dos siguientes indican el margen de
temperaturas de acuerdo a lo siguiente:
74 margen comercial 0 a 75C

54 margen militar -55 a 125C
Figura 20: 7400 - Cudruple compuerta NAND de 2
entradas. Tres cifras o dos cifras que determinan la funcin que
realiza (nmero de serie). Su ltima letra indica el tipo de
Figura 21 encapsulado:
J: Dual in line, cermico

N: Dual in line, plstico
H, U, T, W, Z: Flat-Pack
L: TO-5
Como ejemplo podemos dar el siguiente compo-

nente que es fabricado por Texas Instruments:
Figura 21: 7404 - Sxtuple inversor. Sn 7402 N: SN Texas

Familias Lgicas
74 margen de temperatura comercial Algunos Circuitos Integrados CMOS
02 funcin lgica que efecta (en este ejemplo 4001 Cudruple compuerta NOR de 2 entradas
cudruple compuerta NOR con 2 entradas) 4002 Doble compuerta NOR de 4 entradas
N Cpsula Dual in line plstica 4008 Sumador total de 4 bits
4012 Doble compuerta NAND de 4 entradas
Cdigo de MOTOROLA 4011 Cudruple compuerta NAND de 2 entradas
Representado con dos letras de identificacin del fa- 4013 Doble Flip-Flop D disparado por flancos
bricante: MC. 4023 Triple compuerta NAND de 3 entradas
Una cifra de dos nmeros sirve para indicar el mar- 4025 Triple compuerta NOR de 3 entradas
gen de temperatura, luego otra de dos o tres nmeros 4027 Doble Flip-Flop J-K
indica la funcin. Las letras para el encapsulado son: 4028 Decodificador BCD-decimal
4044 Cudruple Flip-Flop R-S con compuertas
L: Dual in line cermico NAND (Cudruple cerrojo NAND R-S de 3 estados)
G: TO-5 4063 Comparador de 4 bits
F: Flat-Pack 4069 Sxtuple inversor
P: Dual in line plstico 4071 Cudruple compuerta OR de 2 entradas
4072 Cudruple compuerta OR de 4 entradas
Demos como ejemplo el componente 4073 Triple compuerta AND de 3 entradas
4075 Triple compuerta OR de 3 entradas
MC 7404 P MC: Motorola 4081 Cudruple compuerta AND de 2 entradas
74 margen de temperatura comercial 4082 Doble compuerta AND de 4 entradas
04 funcin lgica, sxtuple inversor 4097 Multiplexor de 8 canales
P: Dual in line plstico 4508 Latch de 4 bits
Cdigo de NATIONAL SEMICONDUCTOR

Usa dos letras para identificar el fabricante: DM Na- VENTAJAS DE LOS CIRCUITOS
tional, dos cifras que indican el margen de temperatura INTEGRADOS DIGITALES
y dos o tres cifras que indican la funcin. Letra que indi-
ca el encapsulado: Para finalizar con este captulo, digamos que en la
actualidad, cuando no es preciso operar con sistemas
D: Dual in line cermico de alta velocidad, la tendencia es utilizar componentes
N: Dual in lline plstico CMOS, por sus ventajas con respecto a las familias que
F: Flat-Pack tienen transistores bipolares (tales como las TTL). Sin em-
Demos el siguiente ejemplo: bargo, todos los circuitos integrados digitales presentan
ventajas con respecto a los componentes lineales. Po-
DM 7430 N: DM National demos mencionar una serie de ventajas referidas al au-
74 Margen de temperatura comercial mento de la confiabilidad en los circuitos electrnicos,
30 Funcin lgica (Unica compuerta NAND de 8 la reduccin del stock, reduccin del costo de los equi-
entradas) pos, reduccin del tiempo de reparacin, etc. Damos a
N: Cpsula Dual in line plstico continuacin, un detalle acerca de lo que estamos ha-
Los reseados corresponden a ejemplos de tres de blando:
las ms importantes empresas fabricantes de circuitos
integrados digitales, resta, ahora, dar algunos ejemplos - Aumento de la confiabilidad.
de componentes CMOS comerciales. Un circuito integrado digital tiene una confiabilidad

Captulo 2
mucho mayor que otro circuito similar realizado con Con respecto a las caractersticas generales de es-
componentes discretos, debido a un minucioso estudio tos componentes, los fabricantes de circuitos integrados
que exige el proyecto de un circuito integrado digital, a digitales utilizan, para definir sus productos, algunas ca-
las modernas tcnicas de fabricacin, a la menor in- ractersticas comunes, indicndolas en sus catlogos,
fluencia de la temperatura, por estar todos en una mis- publicaciones y folletos. Las ms significativas son:
ma superficie, etc.
- Se requieren menos componentes para stock. Fan-out (Cargabilidad de salida Fo)
- Reduccin importante de las capacidades parsi- Indica el mximo nmero de compuertas que se
tas, que existen entre los componentes a causa de su pueden conectar a la salida de una compuerta. Es la
proximidad. carga que puede conectarse a la salida.
- Reduccin de tiempo en la localizacin de fallas, Fan-in (Cargabilidad de entrada Fi)
puesto que el sistema que se usa es el de la sustitucin Es la mxima cantidad de compuertas que se pue-
de los circuitos integrados digitales defectuosos, no den conectar a la entrada del componente.
siendo posible su reparacin. Niveles lgicos
- Menor costo Se denomina as a los valores de tensin, tanto en
Como desventaja, podemos decir que la potencia estado alto como en estado bajo, que se aplican a es-
mxima que pueden disipar los circuitos integrados di- tos integrados y son reconocidos como "1" o "0" lgicos.
gitales es reducida. Los valores de los resistores y los ca- Estos niveles son:
pacitores integrados no pueden superar ciertos mxi-
mos, lo que hace que este tipo de componente, algu- VoH: Mnima tensin de salida en el nivel lgico alto.
nas veces, deba quedar en el exterior de los circuitos in- VoL: Mxima tensin de salida en el nivel lgico bajo.
tegrados digitales. ViH: Mnima tensin que, aplicada a la entrada, es
reconocida como el estado lgico "1".
ViL: Mxima tensin que, aplicada a la entrada, es
ALGUNAS DEFINICIONES reconocida como el estado lgico "0".
SSI (Small Scale Integration) Por ejemplo, en TTL (lgica transistor-transistor):

Significa una integracin en pequea escala, hasta ViH = 2V
10 compuertas por chip (menor de 100 transistores). ViL = 0,8V
Ejemplos: compuertas lgicas (NAND, NOR, etc.), inver- VoH = 2,4V
sores, Flip-Flops. VoL = 0,4V
MSI (Medium Scale Integration)
Corresponde a una integracin en mediana escala, Margen de ruido
entre 10 y 100 compuertas por chip (100 a 1.000 tran- Es la variacin de tensin admisible a la entrada de
sistores). Ejemplos: decodificadores, demultiplexores, una compuerta, sin que la salida de la misma cambie
comparadores, multiplexores, contadores, registros de de estado. Existen dos mrgenes de ruido:
desplazamiento, codificadores.
LSI (Large Scale Integration) - Margen de ruido en el estado lgico "0" de entrada:
Corresponde a una integracin en alta escala, en- NIL = ViL - VoL
tre 100 y 1.000 compuertas por chip (1000 a 10000 - Margen de ruido en el estado lgico "1" de entrada
transistores). NIH = VoH - ViH
VLSI (Very Large Scale Integration)
Corresponde a ms de 1.000 compuertas por chip Para ms informacin descargue el CD recomen-
(ms de 10000 transistores). dado.

Cap 3 - Entrenador 7/9/12 6:33 AM Pgina 37
CAPTULO 3
PRCTICA CIRCUITOS DIGITALES

ENTORNO DESARROLLO
CON
DE
Y PLACA DE ENTRENAMIENTO
Este libro pretende ser prctico y brindar soluciones prcticas para que realice sus
propias experiencias con circuitos electrnicos digitales. Hace ms de 30 aos que
los estudiantes de electrnica realizan el ensamble del prototipo de un circuito sobre
un elemento denominado protoboard. Este dispositivo permite montar y modificar
fcil y rpidamente circuitos electrnicos sin necesidad de soldaduras y, muchas
veces, sin herramientas. Una vez que el circuito bajo experimentacin est funcio-
nando correctamente sobre el protoboard puede procederse a su construccin en
forma definitiva sobre un circuito impreso utilizando soldaduras para fijar e interco-
nectar los componentes. Ahora, si bien es posible montar circuitos que permitan
comprobar las caractersticas de las compuertas lgicas en un protoboard, la falta
de prctica en el uso de esta herramienta puede ocasionar que el aficionado, lec-
tor o estudiante cometa errores que lo desanimen a la hora de tener que aprender
electrnica digital. Es por eso que, adems de ensearle a usar el protoboard, le
proponemos el armado de una placa de entrenamiento para electrnica digital, de
bajo costo y muy fcil de emplear.

Captulo 3
INTRODUCCIN
El nombre protoboard es
una contraccin de los voca-
blos ingleses prototype board
y es el trmino que se ha
difundido ampliamente en
los pases de habla hispana.
Sin embargo, particular-
mente en Estados Unidos e
Inglaterra, se conoce como
breadboard. Anteriormente
Figura 1 - Esquema de un protoboard clsico.
un breadboard era una tabla utilizada como base para distante, de modo de hacer las interconexiones nece-
cortar el pan, pero en los principios de la electrnica los sarias para armar el circuito, se utiliza alambre tipo tele-
pioneros usaban dichas tablas para montar sus prototi- fnico calibre 22 (alambre con aislante).
pos, compuestos por vlvulas (tubos de vaco), clavijas, Mirando el esquema del protoboard, las columnas
etc., los cuales eran asegurados por medio de tornillos de orificios tienen cinco perforaciones que se conectan
e interconectados usando cables. entre s en forma vertical. Sin embargo entre cada
Un protoboard est constituido por un arreglo matri- columna NO existe contacto, figura 3.
cial de contactos, como se observa en la figura 1. En En sentido horizontal hay 4 filas, dos superiores y dos
este caso, se trata de un dispositivo de 14 filas y 50 inferiores que, en este caso, tienen 50 orificios interco-
columnas. Cada columna del grupo A, B, C, D y E nectados y reciben el nombre de buses. Las mayoras
representa un nodo, al igual que cada columna del de las protoboard traen dos buses a cada lado y se uti-
grupo F, G, H, I y J. Las dos filas superiores y las dos ti- lizan generalmente para manejar en ellos los voltajes o
mas tambin son nodos. tensiones de alimentacin.
Los contactos estn separados entre s por una dis- Adems, existe un canal central separador cuya dis-
tancia de 0,1 pulgadas (2,5 mm aproximadamente), tancia es igual a la que existe entre las filas de termina-
distancia que corresponde a la separacin entre pines les de los circuitos integrados. Esto es con el fin de poder
o terminales de los circuitos integrados, que son los prin- ubicar sobre dicha separacin, todos los circuitos inte-
cipales componentes de los circuitos elec-
trnicos actuales.
El contacto elctrico se realiza a travs
de orificios interconectados en los que se
insertan los terminales de los componentes.
Los contactos entre orificios no estn visi-
bles, ya que se encuentran por debajo de
la cubierta plstica aislante del protoboard,
figura 2. Cada grupo de orificios interco-
nectados se denomina nodo.
Esta disposicin tambin permite insta-
lar e interconectar fcilmente los dems
componentes electrnicos tales como los
transistores, resistencias y capacitores, entre
otros. Para hacer las uniones entre orificios
Figura 2 - Los nodos, en el interior del protoboard, tienen contactos metlicos.

Prctica con Circuitos Digitales

grados para retirar o colo-
car esos componentes,
con el objeto de evitar
daos en sus terminales.
5) No instale sobre el proto-
board componentes que
generen una gran canti-
dad de calor, pues pueden
derretir el plstico, dan-
dolo de forma perma-
nente. Tal es el caso de
resistencias de potencia o
Figura 3 - Distribucin de nodos en el protoboard (contactos elctricos).
grados que posea el circuito. Las columnas a cada lado de semiconductores que disipen mucho calor.
del canal central no estn unidas, lo que establece dos 6) No utilice componentes cuyos terminales sean
reas de conexiones para el circuito. muy gruesos o alambres de calibres grande ya que
daarn las laminillas de contacto que van dentro de
los agujeros del protoboard. No fuerce ningn terminal
TRABAJANDO CON EL PROTOBOARD o alambre dentro de los orificios.
7) En lo posible, no utilice el protoboard para circui-
Aunque no existen reglas definidas para el ensamble tos de corriente alterna por encima de los 60V, ya que
de circuitos en un protoboard, y cada persona puede la aislacin no es suficiente y pueden generarse corto
armar un prototipo segn sus gustos y habilidades, se circuitos o presentarse posibles situaciones de riesgo
deben tener en cuenta algunos aspectos bsicos con personal.
el fin de que el proyecto tenga xito y sea de fcil modi- 8) Si bien estn fabricados para soportar corrientes
ficacin. del orden de 1A, es aconsejable que en ningn caso el
A continuacin listamos algunas de las considera- consumo supere los 500mA en cualquier parte del cir-
ciones a tener en cuenta para ensamblar circuitos elec- cuito.
trnicos en un protoboard:
1) Tenga a la mano todos los componentes para CONSTRUCCIN DE PROTOTIPOS

armar el circuito segn la lista de materiales.
2) Deje suficiente separacin, aunque no dema- En la figura 4 se muestra otra tabla con mltiples ori-
siada, entre los componentes para que el ensamble de ficios los cuales se pueden ordenar, tal como dijimos
los dems elementos pueda realizarse sin riesgos de antes, en filas y columnas. En particular el esquema
confusin. Si coloca muchos componentes en un espa- muestra un protoboard de 28 filas y 14 columnas. Las
cio reducido se puede dificultar el proceso de ensam- columnas han sido concentradas en los grupos A, B, C y
ble y si luego es necesario sustituir algn componente, D.
puede verse obligado a desarmar parte del circuito, Cada fila del grupo A representa un nodo, al igual
tornndose en un proceso engorroso. que cada fila del grupo B, es decir, si se conecta el ter-
3) Trate de no cortar los terminales de los compo- minal de algn elemento electrnico en el orificio (1,3),
nentes ya que en algunos casos es necesario cambiar- ste estar conectado directamente con el terminal de
los de lugar donde se requiere que estos sean ms lar- otro elemento electrnico que se conecta en el orificio
gos. (1,4). Adems, cada columna del grupo C representa
4) Utilice en lo posible un extractor de circuitos inte- un nodo, al igual que cada columna del grupo D. Los

Captulo 3
Figura 4 - Protoboard de 28 filas y 14 columnas. Figura 5 - Distribucin de nodos en el protoboard de

28 filas y 14 columnas.
largos de las columnas de los grupos C y D estn dividi-

dos en dos mitades, desde la fila 1 a la 13, y desde la
fila 16 a la 28, esto permite tener un mayor nmero de
nodos.
Integrando lo recientemente explicado, los distintos
nodos quedan distribuidos dentro del protoboard segn
muestra la figura 5. En esta figura se puede apreciar
Figura 6 - Circuito de un divisor de corriente Figura 7 - Armado de un divisor de corriente

para ensamblar en el protoboard. en el protoboard.

Figura 8 - Circuito de un divisor de tensin

para ensamblar en el protoboard.
Figura 10 - Circuito elctrico de ejemplo armado en el

simulador fritzing
b) Divisor de tensin: Armaremos ahora el circuito

de la figura 8. El circuito presenta 3 nodos. Esta configu-
racin se puede conectar en la prctica de la forma
sugerida en la figura 9.
Como mencionamos al comienzo de esta presen-
tacin, el tipo y tamao de un protoboard puede
variar pero siempre la separacin entre filas y colum-
nas debe ser la misma, asi como el tamao de los
agujeros para realizar la conexin de los diferentes
componentes.
Como conclusin, podemos decir que el uso del
protoboard para la implementacin de circuitos elec-
trnicos con objeto de aprendizaje e investigacin es
Figura 9 - Armado de un divisor de tensin
una tcnica muy prctica y que requiere experiencia

en el protoboard.
que el grupo A tiene 28 nodos, al igual que el grupo B. para poder obtener el mximo provecho.
Adems, los grupos C y D tienen 4 nodos cada uno. El Existe un programa que puede descargar gratuita-
total de nodos de este protoboard en particular es de mente de www.fritzing.org/downolad que permite
64 nodos. Por convencin y comodidad, los grupos A y crear un circuito elctrico en base a smbolos preesta-
B se ocupan para interconexin de componentes en blecidos y, a partir de l, realizar el montaje en un pro-
general, mientras que los nodos de los grupos C y D se toboard en forma virtual para simular su funcionamiento
utilizan para la alimentacin de la tabla. antes del armado final en el protoboard.
En la figura 10 tenemos un circuito creado en frit-
zing y en la figura 11 cmo sera el armado en un pro-
EJEMPLOS toboard de acuerdo a lo sugerido por el uso del men-
cionado programa.
a) Divisor de corriente: Vamos a armar el divisor de Fritzing es un editor de esquemas de conexin para
corriente de la figura 6. El circuito presenta slo dos proyectos de electrnica que est pensado principal-
nodos. Esta configuracin se puede conectar en la mente para realizar proyectos con Arduino. Arduino es
prctica de la forma mostrada en la figura 7. Note que Hardware libre y ofrece una interesante via de desarro-
para poder realizar este circuito aprovchamos las pro- llo para gente que se quiera adentrar en el mundo de
piedades elctricas del protoboard. la electrnica y la robtica.

Captulo 3
La aplicacin es muy
sencilla. En el panel late-
ral tenemos las tres vistas
principales organizadas
en pestaas.
Una de las caracters-
ticas que me parece
interesante para novatos
en electrnica como es
mi caso es que incluye
varios ejemplos donde
podemos ver proyectos
realizados utilizando esta
aplicacin.
Protoboard o Placa
de Prototipos
La figura 12 muestra
una vista del escritorio
de fritzing, diseado
para mostrar la visin
real de nuestro proyecto Figura 11 - Sugerencia para el armado de un circuito en protoboard sugerido por el
y en ella realizaremos
programa fritzing
nuestras conexiones de
una manera muy senci-
lla. Simplemente tendre-
mos que ir colocando
los componentes de
nuestro circuito y unirlos
entre s.
En el panel visual del
programa tambin
podemos aadir notas
para aclarar partes del
diseo, esta herramienta
me parece muy til si se
trabaja individualmente
pero tiene mayor impor-
tancia cuando se realiza
de manera colaborativa
ya que permite una
mejor comunicacin
entre los miembros del
grupo.
Figura 12 - El escritorio de fritzing est diseado para mostrar la visin real de nuestro pro-
yecto y en l realizaremos nuestras conexiones de una manera muy sencilla

PLACA DE ENTRENAMIENTO
PARA ELECTRNICA DIGITAL
INTRODUCCIN
Creemos que la mejor forma de aprender electr-

nica es practicando para poner a prueba cada
uno de los conceptos que se ensean. Como
suelo decir, creo que la electrnica es un len-
guaje como el castellano, el ingls o el italiano;
se debe manejar cierto vocabulario y saber la
estructura del idioma (como se arma una oracin,
Figura 13 - Vista del esquema en fritzing.
por ejemplo) para poder comprenderlo. Con la

electrnica digital ocurre lo mismo, es decir, debe
conocer el funcionamiento de las compuertas y
las leyes fundamentales (vocabulario) para poder
interconectarlas con el objeto de construir circuitos
digitales (estructura de las oraciones).
El lector ya conoce las leyes fundamentales de la
electrnica digital (leyes de De Morgan y mapas
de Karnaught) y es hora de aprender a mantener
una conversacin o, mejor dicho, es momento de
poner en prctica lo que hemos aprendido.
Para ello nada mejor que contar con un entrena-
dor digital en base a un protoboard y una serie de
elementos (display, interruptores, fuente de alimen-
tacin, etc.), tal como el que se muestra en la
figura 15. En realidad la pantalla mostrada en
Figura 14 - Vista de PCB en fritzing.
La Vista de Esquema, figura 13, presenta

una forma ms abstracta de ver los compo-
nentes y las conexiones. Esta vista resulta til Figura 15
para comprobar las conexiones realizadas en
la vista anterior y resulta ideal para documentar
nuestro trabajo.
Vista de PCB o placa del circuito impreso,
figura 14, es donde se disea como van a ir
acomodados los componentes dentro de la
placa de circuito impreso. Podremos cambiar
el tamao y la complejidad de las conexiones.
Una vez colocados todos los componentes
usaremos el botn de autorruteo para generar
las lineas de cobre entre las distintas partes.

Captulo 3
dicha figura corresponde a un software denomi-
nado Simulacin de Construccin de Circuitos
Digitales diseado por el Ing. Arturo Javier Miguel Figura 16
de Priego Paz Soldn. Se trata de un software gra-
tuito que le permite poner en prctico los diferentes
conceptos tericos y cuyo manejo explicaremos en
otra edicin.
Si Ud. desea armar dicho entrenador, realmente
va a gastar bastante dinero, ya se por el costo de
los componentes como la logstica para su coloca-
cin sobre el tablero.
Es por ello que sugerimos el montaje de una
placa entrenadora para electrnica digital sencilla,
para que realice sus primeras experiencias y
adquiera la prctica necesaria para fijar los conoci-
mientos con seguridad. o desde el link dado en nuestra web:
www.webelectronica.com.ar, haciendo clic en el cono pass-
word e ingresando la clave simulatd.
PRIMERO APRENDA A SIMULAR El Simulador de Construccin de Circuitos Digitales con
Escenarios Virtuales y Tutoriales Interactivos es un programa
Le sugerimos que descargue el programa Simulacin de para construir circuitos digitales sobre un mdulo digital virtual
Construccin de Circuitos Digitales desde la pgina del autor a partir de modelos lgicos de circuitos integrados estndares
Figura 17


Figura 18 Figura 19
(familia TTL LS) y de aplicacin especfica (ASIC). Los circuitos

Figura 20
pueden ser simulados en el mdulo digital directamente y en
algunos casos pueden ser validados con Escenarios Virtuales
que representan al ambiente donde los circuitos operarn.
Adems, los circuitos hechos pueden ser almacenados, recu-
perados y editados. El programa tambin provee Tutoriales
Interactivos de algunos circuitos lgicos tpicos, y muchos de
ellos incluyen descripciones VHDL. Este software ha sido dise-
ado para ser empleado como una herramienta de ense-
anza y aprendizaje del diseo digital y actualmente est
orientado a cursos bsicos o de introduccin a los circuitos
digitales, tanto en el nivel escolar como universitario. El pro-
grama se ejecuta en MS Windows con una resolucin de pan-
talla de al menos 1024 x 768. Esta versin del programa es hembra, CN2. Yo sugiero la colocacin de pines macho, para
gratuita, de copia y uso libre. que pueda conectar varios componentes en cada pin, por
La figura 16 muestra un circuito de prueba basado en un ms que luego deba acomodar los terminales de cada com-
contador para probar todas las combinaciones de puertas ponente para poder enlazarlo al pin. Tambin tiene la posibili-
lgicas simples con este programa. Como dije anteriormente, dad de colocar sobre cada terminal un mini-jumper de dos
su empleo no es objeto de este artculo pero desde el link bocas (enlaza solo una al terminal y en su parte superior colo-
sugerido podr descargar un manual que le ensear a utili- car a presin el terminal del componentes, pudiendo conec-
zarlo. tar hasta dos componentes en dicho mini-jumper.
En la figura 18 podemos apreciar cmo es una tira de
pines rectos macho y en la figura 19 se aprecia una tira de
EL CIRCUITO DE LA PLACA ENTRENADORA pines recto hembra. Los mini-jumpers se observan en la figura
20.
En la figura 17 tenemos el circuito de nuestra placa entre- Siguiendo con nuestra placa, los pines 8 a 13 del inte-
nadora, bsicamente posee un zcalo o base de 14 pines grado tienen conexin directa con otra tira de pines (CN3)
(IC1) que es donde alojaremos a nuestro circuito integrado. para que se puedan realizar conexiones.
Dicho circuito ser alimentado, a travs de las patitas 7 y 14, CN4 es otra tira de 8 pines que actuar como entradas
por medio de 5 volt suministrados por el regulador de tres ter- digitales. Cada pin de dicha tira se conecta a una resistencia
minales 7805. Las patitas 1 a 6 tienen conexin directa a una de 10k a masa que provee un 0 lgico a la entrada conec-
tira de pines rectos de 6 unidades que puede ser macho o tada a dicho PIN. Para colocar un 1 lgico bastar con cerrar

Captulo 3
el interruptor SW corres-
pondiente ya que, a tra-
vs de las resistencias R1
a R8 se instalar dicho 1
lgico a la pata de
entrada del integrado
que hayamos conec-
tado.
CN3 es una tira de 8
pines que usaremos para
interconectar las salidas.
Cada pin de dicha tira
est conectado a un
diodo LED a masa de
modo que si conectamos
una pata de salida del
integrado a un pin de
dicho conector, cuando
haya un 1 lgico en la
salida se encender el
LED. Las resistencias R17 a
R24 limitan la corriente
que circular a travs de
los LEDs.
Por ltimo, los conec-
tores CN5-CN6, CN7-CN8
y CN9-CN10 slo son
puentes para que poda-
mos interconectar com-
ponentes en nuestra
placa.
En la figura 21 se tiene
el diagrama de circuito
impreso de nuestra placa
entrenadora.
Como ejemplo,
podemos comprobar la
tabla de verdad de una
compuerta NAND, la cual
se muestra en la figura 22.
Simplemente deberemos
colocar 0 y 1 en las
entradas y ver qu pasa
con las salidas. Para ello
debemos colocar el inte-
grado correspondiente en
Figura 21
la placa entrenadora e


instalar los cablecitos en los pines de los conectores
Figura 22
adecuados. Utilizaremos un circuito integrado
CD4011 que tiene 4 compuertas NAND de dos entra-
das, tal como se muestra en la figura 23. En la misma
figura se observa que las patas 1 y 2 del CD4011 son
las entradas de una de sus compuertas y que la pata
3 es su salida, por lo tanto, siguiendo el esquema
elctrico, conectamos cablecitos en los pines de los
conectores correspondientes, tal como se muestra
en la figura 24, luego alimentamos a la placa entre-
nadora con una batera y
accionando sobre los inte-
rruptores SW (los dos prime- Figura 23
ros) colocaremos 0 1
en cada entrada. Luego,
vemos si enciende o no el
Led 1, de acuerdo con lo
indicado en la tabla de
verdad.
Como puede observar,
son solo tres cables que
debe conectar. Si ha utili-
zado en la placa una tira
de pines macho, en cada
extremo de cada cable-
cito deber hacer un
conector, para ello simple-
mente tome un clip de los
usados para sujetar hojas
de papel, estrelo, y enrrolle
sobre un extremo la punta
del cablecito que usar en
la placa entrenadora (con Figura 24
3 o 4 vueltas es suficiente),
retire del clip y ya tiene
hecho un conector. Haga
lo mismo con el otro
extremo del cablecito y
podr conectarlo en la
placa entrenadora.
Tambin puede armar
este circuito en un protobo-
ard, tal como se aprecia
en la figura 25. Los interrup-
tores no son necesarios,
basta conectar con cable-
citos a masa o Vcc para

Captulo 3
Figura 25
obtener el 0 lgico o 1 lgico en la entrada adecuada Precisar una fuente de alimentacin de cualquier
para poder construir la tabla de verdad. valor entre 3V y 15V (podr usar una batera clsica de
9V) y cables de conexin.
NUESTRAS PRIMERAS PRCTICAS La idea es que compruebe las tablas de verdad de
cada una de las tres compuertas que poseen los tres
Bien, hasta aqu el lector tiene los conocimientos integrados que compr, armando circuitos bsicos en
bsicos como para poder realizar sus primeras prcti- protoboard o en el entrenador digital que explicamos
cas. Para ello, si tiene un protoboard, le recomendamos en esta edicin.
que compre algunos circuitos integrados bsicos tales En la figura 26 tenemos el diagrama de pines de los
como: tres integrados. Deber proceder de forma similar a lo
hecho con el circuito de la figura 22, cuyo armado en
CD4001 = 4 compuertas NAND de 2 entradas. protoboard lo vimos en la figura 25.
CD4011 = 4 compuertas NOR de 2 entradas.
CD4069 = 6 compuertas inversoras. Si no sabe usar el protoboard, no se preocupe,
puede descargar un tutorial completo desde nuestra
Tambin tenga a mano algunos diodos Led de 5 web: www.webelectronica.com.ar, haciendo clic en el
mm (de diferentes colores; rojo, verde, amarillo), algu- cono password e ingresando la clave: prtoele.
nas resistencias de 100, 1k, 10k, 100k y 1M,
capacitores cermicos de 0,1F, 0,01F y 0,005F, y Eso es todo por ahora, monte su placa entrenadora por-
capacitores electrolticos de 1F, 10F y 100F, todos que en futuras ediciones explicaremos cmo realizar otras
ellos con tensin de 16V o ms. prcticas.
Figura 26

Cap 4 -Simulador Ele Digi.qxd 7/9/12 6:35 AM Pgina 49
CAPTULO 4
SIMULADOR CONSTRUCCIN
CIRCUITOS DIGITALES
DE DE
CON ESCENARIOS VIRTUALES Y TUTORIALES INTERACTIVOS

Los lectores de Saber Electrnica estn acostumbrados al uso de laboratorios vir-
tuales que poseen programas CAD, CAM y SIPCE para realizar circuitos electrni-
cos, poder simularlos y construir las placas de circuito impreso donde sern mon-
tados. Para capacitarse en electrnica digital existen una gran cantidad de apli-
caciones especficas, algunas de las cuales se mencionan en este libro. Uno de
ellos es el Simulador de Construccin de Circuitos Digitales con Escenarios
Virtuales y Tutoriales Interactivos es un programa para construir circuitos digitales
sobre un mdulo digital virtual a partir de modelos lgicos de circuitos integrados
estndares (familia TTL LS) y de aplicacin especfica (ASIC). El programa puede
instalarlo en su computadora a partir del link dado en el CD que Ud. puede des-
cargar por ser lector de esta obra y cuenta tambin con videos que lo orientarn
para realizar sus primeras prcticas sin inconvenientes. El programa se ejecuta en
MS Windows con una resolucin de pantalla de al menos 1024 x 768. Este pro-
grama es gratuito, de copia y uso libre, diseado por Ing. Arturo Javier Miguel de
Priego Paz Soldn (amiguel@pucp.edu.pe).

Captulo 4
INTRODUCCIN LIMITACIONES
El Simulador de Construccin de Circuitos Digitales Los modelos de circuitos estn basados sobre circui-
con Escenarios Virtuales y Tutoriales Interactivos es un tos TTL con encapsulados DIP, y no pueden crearse nue-
programa para construir circuitos digitales sobre un vos modelos dinmicamente. En una versin posterior
mdulo digital virtual a partir de modelos lgicos de cir- se agregarn compiladores sencillos de VHDL y C++
cuitos integrados estndares (familia TTL LS) y de aplica- para crear modelos a la medida de las necesidades
cin especfica (ASIC). Los circuitos pueden ser simula- pedaggicas o de diseo.
dos en el mdulo digital directamente y en algunos No se consideran efectos elctricos (retardos en la
casos pueden ser validados con Escenarios Virtuales propagacin de las seales, abanicos de entrada y
que representan al ambiente donde los circuitos opera- salida, ruido, etc.)
rn. Adems, los circuitos hechos pueden ser almace- Todos los modelos son lgicos, los chips modelados
nados, recuperados y editados. El programa tambin no cuentan con pines o puertos de tres estados ni bidi-
provee Tutoriales Interactivos de algunos circuitos lgi- reccionales.
cos tpicos, y muchos de ellos incluyen descripciones El nmero de escenarios y tutoriales es pequeo,
VHDL. Este software ha sido diseado para ser emple- poco a poco se agregarn ms de ellos.
ado como una herramienta de enseanza y aprendi-
zaje del diseo digital y actualmente est orientado a
cursos bsicos o de introduccin a los circuitos digitales, PROBLEMAS DETECTADOS
tanto en el nivel escolar como universitario.
Cuando se inserta el chip y luego se mueve a otra
ubicacin es posible que ms adelante el programa no
VENTAJAS DEL PROGRAMA permita conectar cables en algunas casillas cuando
debera permitirlo. Para seguir trabajando en el mismo
Cuenta con un gran nmero de modelos de circui- circuito guarda el archivo del circuito, luego elige
tos integrados de la familia TTL LS. Archivo::Nuevo y despus abre el archivo del circuito ori-
Los circuitos construidos pueden ser almacenados y ginal.
recuperados. Ello permite una verificacin y una reutili- Cuando se construyen latches SR a partir de puertas
zacin de los ejemplos tanto en la enseanza como en bsicas (NAND, NOR) el programa puede llegar a reali-
el aprendizaje del diseo digital. zar muchas iteraciones para ciertas entradas y estados
Los tutoriales al lado del mdulo digital permiten vali- de los latches. Si esto ocurre aparecer un mensaje y
dar rpidamente el conocimiento adquirido. para continuar debes cerrar el programa y volver a ini-
Los escenarios brindan una mejor perspectiva y faci- ciar. A veces el escenario del semforo se queda est-
litan una mejor primera especificacin del diseo tico con las luces en rojo. Para que no ocurra esto,
lgico. enciende el mdulo antes de que algn auto pase
Los circuitos integrados especiales, ASICs, simplifican sobre el sensor.
los diseos y ahorran espacio en la tarjeta de alam-
brado (protoboard), y pueden ser usados como ejem-
plos de funcionamientos de los circuitos deseados. Esta EL MDULO DIGITAL
caracterstica puede servir, por ejemplo, para ensear la
particin del diseo digital. Nuevos modelos de ASICs El mdulo digital, figura 1, contiene:
pueden ser hechos a partir de descripciones VHDL o
programas C++, mas por ahora slo en el nivel de pro- Un protoboard.
gramacin. 3 visualizadores de siete segmentos.

Simulador de Construccin de Circuitos Digitales
Figura 1
18 leds: 8 rojos, 4 amarillos y un arreglo de seis leds casillas y sus canales estn libres de cables. Los chips
de un semforo. pueden retirarse haciendo clic derecho sobre ellos.
2 temporizadores: un reloj de 1Hz y otro de 10Hz Para construir o modificar el circuito el mdulo debe
(aproximadamente). estar apagado. Para construir un circuito primero se
12 interruptores: cuatro verdes y 8 rojos. insertan los chips y luego se hacen las conexiones dibu-
4 pulsadores azules. jando las lneas con el ratn.
Alimentacin VCC y GND. Los cables se dibujan a mano alzada con el ratn.
Un expansor de 18 pines para interfaz con los esce- Para dibujar una lnea de cable primero se presiona
narios. sobre una casilla libre, luego se arrastra el ratn y se
Un interruptor principal, con su propio led indicador libera sobre otra casilla libre. Para retirar un cable se
de mdulo encendido. pulsa con el botn derecho del ratn sobre una casilla
que contiene un extremo del cable.
EDICIN DE CIRCUITOS
MENS DEL PROGRAMA
Los chips se eligen del men Circuitos. Al seleccionar
un chip aparece fuera del protoboard. El chip se arras- Existen seis mens:
tra con el ratn a la posicin deseada. Los chips sola-
mente pueden insertarse entre las filas E y F del proto- Archivo,
board. Para insertar y retirar un chip es necesario que las Cable,

Captulo 4
Circuitos, ideal, sin interfaz con el mdulo digital. En una versin
Escenarios, siguiente se incluirn ms escenarios.
Tutoriales y
Ayuda. El men Tutoriales presenta los aspectos bsicos de
algunos temas. En varios casos se acompaan descrip-
El men Archivo brinda opciones para abrir, recupe- ciones VHDL. En una versin posterior se incluirn ms
rar y crear nuevos archivos de circuitos. Utiliza los dilo- tutoriales con mayores facilidades pedaggicas. Los
gos comunes de Windows para abrir un archivo y para tutoriales actuales son:
guardar con un nuevo nombre. Las opciones del men
son Nuevo, Abrir, Guardar, Guardar Como... y Salir. Los Puertas bsicas: And, Or, Not
archivos se almacenan en formato de texto ASCII. Descodificadores: 1 de 2, 1 de 4, 1 de 8, 74LS138
Multiplexores: de 2 entradas, de 2 entradas de 4 bits,
El men Cable permite cambiar el color y la 74LS157, de 4 entradas, de 8 entradas, 74LS151
anchura de las lneas. El color se elige con un dilogo Sumadores: Semicompleto, completo, de 2 bits, de
comn de Windows. La anchura se establece con un 4 bits, 74LS83A
dilogo a medida. Comparadores : de 1 bit, de 4 bits, 74LS85
Latches y flipflops: Latch SR con NOR, latch SR con
El men Circuitos contiene modelos de circuitos NAND, 74LS76A
integrados TTL y ASIC clasificados en submens. La
estructura es as: El men Ayuda brinda informacin de contacto.
Escriba a la direccin indicada en la ayuda para enviar
Puertas bsicas: And, Nand, Not, Nor, Or, Xor, And ideas, comentarios, correcciones, sugerencias, reportes
Or Invert de fallas, problemas, etc. y para recibir peridica y gra-
Codificadores tuitamente las actualizaciones del programa.
Descodificadores
Multiplexores
ALU MODELOS DE CIRCUITOS INTEGRADOS ESTNDARES
Generador de paridad
Comparador En la siguiente lista se muestran los circuitos integra-
Sumadores dos LS TTL modelados en este programa:
Flipflops
Registros: con Latches, con Flipflops, de Circuitos combinacionales
Desplazamiento And
7408 - And de 2 entradas (x4)
El men Escenarios brinda escenarios virtuales para 7411 - And de 3 entradas (x3)
la simulacin interactiva de los circuitos construidos en el 7421 - And de 4 entradas (x2)
mdulo. Con el interruptor principal apagado (del Nand
mdulo digital) los escenarios operan en modo ideal, 7400 - Nand de 2 entradas (x4)
mientras que con el interruptor principal encendido los 7410 - Nand de 3 entradas (x3)
escenarios obedecen a las seales provenientes del 7420 - Nand de 4 entradas (x2)
mdulo digital. 7430 - Nand de 8 entradas
Actualmente existen dos escenarios totalmente fun- 74133 - Nand de 13 entradas
cionales: Bomba de Agua y Semforo con Sensores de Not
Paso. Un tercer escenario solamente funciona en modo 7404 - Not (x6)


Nor Sumadores
7402 - Nor de 2 entradas (x4) 7483A - Sumador, 4 bits
7427 - Nor de 3 entradas (x3) 74283 - Sumador, 4 bits
74260 - Nor de 5 entradas (x2)
Or Circuitos secuenciales
7432 - Or de 2 entradas (x4) Flipflops
Xor 7473A - Flipflop JK flanco negativo(x2)
7486 - Xor de 2 entradas (x4) 7474A - Flipflop D, preset, clear, flanco positivo (x2)
74386 - Xor de 2 entradas (x4) 7476A - Flipflop JK, preset, clear, flanco negativo (x2)
And - Or - Invert 74107A - Flipflop JK flanco negativo (x2)
7451 - 2 productos, 2-3-entradas 74109A - Flipflop JK flanco positivo (x2)
7454 - 3-2-2-3-entradas 74112A - Flipflop JK flanco negativo (x2)
7455 - 2 productos, 4-entradas 74113A - Flipflop JK flanco negativo (x2)
Codificadores 74114A - Flipflop JK flanco negativo (x2)
74147 - Codificador de prioridad, 10 lneas a 4 Registros con Latches
74148 - Codificador de prioridad, 8 lneas a 3 7475 - 4 latches D
Descodificadores 7477 - 4 latches D
7442 - Descodificador 1 de 10 lneas 74256 - Latch direccionable de 4 bits (x2)
(BCD a decimal) 74259 - Latch direccionable de 8 bits
7447 - Descodificador BCD a 7 Segmentos 74279 - 4 latches con set y reset
74137 - Descodificador/demultiplexor 74375 - 4 latches D
1 de 8 lneas Registros con Flipflops
74138 - Descodificador 1 de 8 lneas 74174 - 6 flipflops D
74139 - Descodificador/demultiplexor 74175 - 4 flipflops D
1 de 4 lneas (x2) 74273 - 8 flipflops D con clear
74155 - Descodificador/demultiplexor 74377 - 8 flipflops D con enable
1 de 4 lneas (x2) 74378 - 6 flipflops D con enable
74247 - Descodificador BCD a 7 segmentos 74379 - 4 flipflops D con enable
Multiplexores Registros de Desplazamiento
74151 - Multiplexor de 8 lneas a 1 7495B - 4 bits
74153 - Multiplexor de 4 lneas a 1 (x2) 74164 - Entrada serie, salida paralela
74157 - Multiplexor de 2 lneas a 1 (x4) 74165 - 8 bits, paralelo a serial
74158 - Multiplexor de 2 lneas a 1 (x4) 74166 - Entrada paralela, salida serie
74298 - Multiplexor de 2 lneas a 1 (x4) 74194A - bidireccional, 4 bits
74352 - Multiplexor de 4 lneas a 1 (x2) 74195A - 4 bits, universal
74398 - Multiplexor de 2 lneas a 1 (x4) Memoria
74399 - Multiplexor de 2 lneas a 1 (x4) 74170 - Memoria de lectura y escritura 4 x 4
ALU Contadores Asncronos
74181 - Unidad lgica y aritmtica de 4 bits 7490 - Divisor por 2 y 5
Generador de paridad 7492 - Divisor por 2 y 6
74280 - Generador/Revisor de paridad 7493 - Divisor por 2 y 8
par/impar de 9 bits 74196 - Divisor entre 2 y 5
Comparador 74197 - Divisor entre 2 y 8
7485 - Comparador de magnitud, 4 bits 74290 - Divisor entre 2 y 5

Captulo 4
74293 - Divisor entre 2 y 8 74801 (semforo de seis luces con modos diurno y
74390 - Divisor entre 2 y 5 (x2) nocturno)
74393 - Contador binario de 4 bits (x2) 74802 (contador BCD con salida en binario y con
74490 - Contador de dcadas (x2) decodificador de 7 segmentos incorporado)
Contadores Sncronos 74803 (contmetro de 0 a 8)
74160A - Mdulo 10, reset asncrono 74804 (semforo con sensores de paso)
74161A - Mdulo 16, reset asncrono
74162A - Mdulo 10, reset sncrono En todos los ASICs utilizados en este programa la ali-
74163A - Mdulo 16, reset sncrono mentacin de VCC es en el pin 14 y de GND en el pin 7.
74168 - Bidireccional, mdulo 10
74169 - Bidireccional, mdulo 16 74801: Semforo de seis luces con
74190 - Mdulo 10 modos diurno y nocturno
74191 - Mdulo 16 El escenario para trabajar con este circuito integrado
74192 - Bidireccional, BCD especfico se muestra en la figura 2.
74193 - Bidireccional, mdulo 16 El cambio de estado es por flanco de subida en
el pin 1.
El pin 2 es la entrada de modo. En 1 (modo diurno)
MODELOS DE CIRCUITOS INTEGRADOS el semforo sigue la secuencia:
DEAPLICACIN ESPECFICA
VerdeA RojoB,
Existen cuatro modelos de circuitos integrados de AmbarA RojoB,
aplicacin especfica (ASICs): RojoA VerdeB,
Figura 2 - Integrado de aplicaciones especiales (semforo)


RojoA AmbarB, especfico se muestra en la figura 3 y se emplea en apli-
y repite. caciones de control.
La entrada de reloj (flanco positivo) es por el pin 1.
Con el pin 2 en 0 (modo nocturno) la secuencia es:
Las salidas de los pines 2,3,4 y 5 dan la cuenta binaria,
RojoA apagado, con el pin 2 siendo el MSB y el pin 5 el LSB. Las salidas 13,
apagado AmbarB, 12, 11, 10, 9, 8 y 6 son las salidas a, b, c, d, e, f, y g res-
y repite. pectivamente.
Los pines del 3 al 6 no se conectan. Las salidas se 74803: Contmetro de 0 a 8

ubican en los pines 8 a 13, de acuerdo al siguiente El escenario para trabajar con este circuito integrado
esquema: especfico se muestra en la figura 4.
Cuenta de 0 a 8 usando ocho bits que se activan
Pin 8: VerdeA progresivamente con cada flanco de reloj por el pin 1.
Pin 9: AmbarA Las salidas de los pines 2, 3, 4 y 5 dan la cuenta binaria
Pin 10: RojoA (el pin 2 es el MSB y el pin 5 el LSB). Las salidas 13, 12, 11,
Pin 11: VerdeB 10, 9, 8 y 6 son las entradas a, b, c, d, e, f, y g, respec-
Pin 12: AmbarB tivamente, para un visualizador de siete segmentos.
Pin 13: RojoB
74804: Semforo con sensores de paso.
74802: Contador BCD con salida Es un ASIC especial para el escenario del Semforo
en binario y en 7 segmentos con Sensores de Paso. La entrada de reloj (flanco posi-
El escenario para trabajar con este circuito integrado tivo) es por el pin 1. Las seales de los sensores se
Figura 3 - Integrado de aplicaciones especiales (contador BCD)

Captulo 4
Figura 4 - Integrado de aplicaciones especiales (cronmetro)
Figura 5 - Integrado de aplicaciones especiales (semforo con sensores)


conectan a los pines de entrada 8 y
9. Las salidas para el semforo de la
avenida son 2 (rojo), 3 (mbar) y 4
(verde), mientras que para la calle
son 5 (rojo) y 6 (verde). Los pines de
salida 10 a 13 indican las cuentas
internas de cada estado del contro-
lador (el pin 13 es el MSB, 10 es el
LSB).
Cabe aclarar que se pueden agre-
gar otros chips lgicos TTL (y CMOS) y
ASIC comunicando la interfaz y la
funcionalidad de los circuitos. La
Figura 6 especificacin puede ser en len-
guaje castellano, VHDL, C C++.
EJEMPLOS DE CIRCUITOS,
ESCENARIOS Y TUTORIALES
Tutoriales interactivos
El propsito de los tutoriales es que
el usuario determine, identifique y/o
descubra las funciones lgicas inter-
actuando con los circuitos precons-
truidos.
En la figura 6 se puede ver el esce-
nario para aprender a trabajar con
Figura 7 una compuerta AND de 2 entradas.
Un ejemplo para trabajar con un
Figura 8 contador decimal 74LS190 se
puede observar en la figura 7.
Escenarios Virtuales
Sirven para simular el funciona-
miento de los circuitos interac-
tuando con los eventos externos a la
misma electrnica. Es decir, en los
escenarios virtuales se puede ver
cmo va a trabajar nuestro circuito
en la vida real, cmo opera y cmo
interacta con el medio.
Por ejemplo, en la figura 8 se tiene el
escenario de un tanque de agua

Captulo 4
que se llena con una bomba. Para
ello ser necesario un circuito de
Figura 9
control de nivel de agua como el
mostrado en la figura 9. Es decir,
podemos ver cmo funcionar
nuestro circuito digital y el escenario
virtual luego de su conexin como
automtico para el llenado del tan-
que.
Este programa permite hacer el
proyecto del escenario virtual con
el tanque de agua visto en la figura
8 y tambin el proyecto correspon-
diente al circuito electrnico. Una
vez que tenemos los dos archivos
se los puede hacer interactuar,
obteniendo un escenario como el Figura 10
mostrado en la figura 10.
De esta manera podremos
hacer una simulacin interactiva
entre el circuito controlador y el tan-
que de agua.
Circuitos Lgicos
La idea principal de este pro-
grama es que el estudiante pueda
entrenarse en el funcionamiento de
las diferentes compuertas, oscila-
dores y elementos de memoria
analizados en el captulo 1 de este
texto.
Podr trabajar con compuertas Figura 11
TTL y realizar las analogas corres-
pondientes con los circuitos de
familias CMOS.
Sin embargo, recomendamos
que antes de utilizar este programa
primero expermiente prctica-
mente con el uso del protoboard o
con la placa entrenadora sugerida
en el captulo 4.
Una vez que ya posee conoci-
mientos bsicos y una mnima
prctica, estar en condiciones de


aprender a manejar este programa
simulado.
Figura 12
A continuacin se ilustran algu-
nos ejemplos de circuitos construi-
dos sobre el programa.
Figura 11. Demostracin de la

puerta NAND como puerta univer-
sal.
Figura 12. Test de puertas lgicas
utilizando un contador.
Resta ahora, explicar cmo se

usa este programa Simulador de
Construccin de Circuitos Digitales.
CMO SE USA EL
SIMULADOR CONSTRUCCIN
CIRCUITOS DIGITALES
DE DE
Figura 1. Tableros principales del programa

de construccin virtual con chips TTL.

Captulo 4
DESCRIPCIN GENERAL En un laboratorio verdadero es muy importante que
prestes mucha atencin cuando construyas tus circuitos
El siguiente tutorial describe el empleo de un pro- con componentes reales. S cauto cuando trabajes
grama de computadora para construir virtualmente y con los dispositivos electrnicos. Aun teniendo la
simular el funcionamiento de circuitos digitales utilizando mxima atencin, los circuitos defectuosos y los instru-
modelos lgicos (ideales, sin consideraciones elctricas mentos obsoletos o fuera de mantenimiento pueden
o fsicas) de circuitos integrados TTL. causar accidentes. Nunca ignores las recomendacio-
El programa cuenta con elementos que acompa- nes de seguridad: protege tus ojos con lentes, protege
an frecuentemente a los circuitos digitales: protobo- tus manos con guantes, utiliza un brazalete con cone-
ards, interruptores, pulsadores, Leds y visualizadores de xin a tierra, mantn tu rostro alejado de los circuitos
siete segmentos. Es posible colocar hasta diez protobo- electrnicos, no respires cerca de las placas de circui-
ards, cada uno con capacidad para ocho circuitos tos, mantn la habitacin ventilada, etc. Para tu propia
integrados. Adems, el programa provee un temporiza- seguridad y bienestar busca ms recomendaciones en
dor (generador de seales peridicas) y una fuente de Internet o consulta con un especialista.
energa elctrica (fuente DC de 5 V). La figura 1 muestra
una vista de los tableros principales. Adicionalmente, el
programa incluye escenarios virtuales sobre tableros EL PROTOBOARD
que pueden hacer interfaz lgica con otros tableros y
circuitos sobre los protoboards. Los circuitos integrados y cables son insertados sobre
Los tableros pueden ser insertados desde el men los protoboards. Los agujeros de insercin se llaman
Tableros. Cada tablero tiene unas marcas que sirven casillas o puertos de interconexin. La disposicin de las
para trasladarlos (presionando con el botn izquierdo casillas de la figura 2 representa una organizacin muy
del ratn) o para eliminarlos (pulsando con el botn semejante a la encontrada en la mayora de protobo-
derecho del ratn). ards comerciales.
Al desplazar un tablero los cables mantienen las Las casillas estn conectadas entre s de acuerdo a
conexiones y sus formas cambian ligeramente. Antes de un patrn ilustrado con lneas de colores en la figura 3.
retirar un tablero debes retirar sus cables y componen- Las casillas bajo la lnea negra forman parte de un
tes. Los tableros del programa pueden sobreponerse mismo conductor, as como los que estn bajo la lnea
unos a otros. Es recomendable evitar las situaciones que roja, mas estos dos conductores estn separados uno
no se reflejen en la realidad. del otro.
Figura 2. Modelo de un protoboard de cuatro conductores horizontales de 60 casillas y 128 conduc-

tores verticales de 5 casillas.

Figura 3. Ilustracin de las casillas pertenecientes a conductores especficos. Cada color seala
conductores diferentes.
En la regin inferior del protoboard se ubican otros CONEXIONES CON CABLES

dos conductores horizontales.
Usualmente, estos conductores conectan las lneas Un cable puede ser dibujado con el ratn desde
de voltaje VCC (lnea roja) y de GND (lnea negra). Es una casilla a otra. Los cables pueden tener hasta cinco
una buena prctica de construccin utilizar los colores segmentos, de los cuales solamente tres pueden ser
de cables indicados, ya que son colores estandariza- modificados con el ratn. El programa evita conexiones
dos. entre casillas del mismo nodo elctrico. Tambin evita
Existen tambin 128 conductores verticales de cinco cortocircuitos entre VCC, GND y puertos de salida. La
casillas separados por una divisin central, es decir, hay figura 4 muestra varias formas de conexiones.
64 conductores verticales en la regin superior y otros 64 Para modificar un cable se presiona el botn
conductores en la regin inferior del protoboard. Las izquierdo del ratn sobre un segmento y se arrastra el
letras y nmeros ayudan a identificar cada casilla. Por puntero del ratn para dar al cable una nueva forma.
ejemplo, las casillas A, B, C, D y E de la columna 2 (bajo Para eliminar un cable se pulsa el botn derecho del
la lnea de color naranja) estn unidas todas entre s. ratn sobre uno de los segmentos modificables del
Igualmente ocurre con las casillas F, G, H, I y J de la cable. El color del cable que va a ser formado puede
columna 2 (color verde). Para unir las casillas que perte- establecerse desde el botn con lneas de colores verti-
necen a diferentes conductores utilizamos cables. cales ubicado en la barra de herramientas.
Figura 4. Algunas formas de lneas que representan conexiones con cables entre casillas
del protoboard.

Captulo 4
Figura 5. Algunas formas de lneas que representan conexiones con cables entre casillas.
Los colores de los cables dibujados ya no pueden modificando tus circuitos. Siguiendo esta recomenda-
ser modificados. cin, el programa evita que realices ediciones o modi-
La figura 5 muestra una secuencia de edicin de un ficaciones del circuito cuando el tablero de fuente DC
cable. En (a) se ha formado un cable conectando las est encendido.
casillas I2 y B9. La direccin original queda determi-
nada por el sentido del movimiento inicial del puntero
del ratn. En (b) el segmento horizontal del cable fue
presionado y arrastrado hacia abajo. En (c) el segmento
vertical inferior fue presionado y arrastrado hacia la
derecha. Similarmente en (d) el segmento vertical supe-
rior ha sido desplazado hacia la derecha. Los segmen-
tos horizontales superior e inferior de (d) no pueden ser
arrastrados, mientras que los otros tres siguen siendo edi-
tables. Para eliminar el cable la presin del botn dere-
Figura 6. Fuente de 5 V DC.
cho debe ser sobre un segmento editable.
FUENTE DC TABLEROS DE INTERRUPTORES Y LEDS
El tablero de fuente DC simula el suministro de ener- El tablero de interruptores provee ocho interruptores
ga elctrica para el funcionamiento de los dems cuyos estados pueden ser conmutados al pulsar sobre
tableros y de los componentes del circuito. Este tablero ellos con el botn izquierdo del ratn.
siempre aparece en todos los circuitos hechos con el En la figura 7 los interruptores aparecen con la pes-
programa. taa hacia abajo, formando un contacto elctrico de
En un circuito real con chips TTL puedes utilizar una las casillas con GND.
fuente de voltaje regulada de 5 V o tres pilas de 1.5 V La resistencia mostrada en el tablero evita un corto-
colocadas en serie. Es muy recomendable que desco- circuito entre VCC y GND. En esta condicin, cada casi-
nectes la fuente DC cuando ests construyendo o lla asociada tiene el estado lgico 0. Cuando la pes-

Figura 7. Tableros de interruptores y de Leds
taa est hacia arriba la salida es alta o 1, y en este

caso el interruptor est abierto tal como indica el dia-
grama esquemtico del tablero. Por otro lado, el tablero
de Leds contiene ocho Leds activos en alta.
La figura 8 ilustra algunas conexiones entre los inte-
rruptores, los Leds y la fuente de voltaje. Los circuitos de
los tableros no funcionan cuando estn conectados
incorrectamente.
Figura 9. Ejemplo de conexiones de
los pulsadores.
VISUALIZADORES DE SIETE SEGMENTOS
El tablero de visualizadores de siete segmentos con-

tiene cuatro visualizadores de nodo comn, es decir,
para encender un led especfico debe colocarse un
nivel lgico 0 en el puerto correspondiente, figura 10. La
Figura 8. Conexiones para el funcionamiento de lnea de VCC debe estar conectada al tablero.
los interruptores y Leds.
TABLERO DE PULSADORES
El tablero de pulsadores tiene ocho pulsadores acti- Figura 10. Tablero de visualizadores de
vos en el nivel lgico 1. Un pulsador se activa cuando lo siete segmentos.
presionas con el botn izquierdo del ratn.
La salida de los pulsadores es 0 cuando no estn
presionados. Solamente puede activarse un pulsador a TABLERO DE TEMPORIZADORES
la vez.
En la figura 9, el quinto pulsador est presionado, El tablero de temporizadores de este programa pro-
haciendo que brillen los cuatro Leds con lo que est vee cuatro seales peridicas de frecuencias aproxi-
conectado a travs de los cables. madas a 10Hz, 5Hz, 2Hz y 1Hz.

Captulo 4
Solamente existe un tablero temporizador por cada En la figura 12, por ejemplo, se ilustra un sumador com-
circuito. Como sucede en todos los dems tableros, las pleto armado en el simulador. W es el bit acarreo y X es
seales son formadas cuando el tablero est correcta- el bit de suma.
mente conectado. En circuitos reales, utilice osciladores
encapsulados o circuitos como el LM 555 para generar
las frecuencias necesarias.
Figura 12. Sumador completo en PLA. W

es el bit acarreo y X es el bit de suma.
Figura 11. Conexiones del tablero de

temporizadores. CIRCUITOS INTEGRADOS TTL
El programa provee ms de 80 modelos lgicos de

TUTORIAL DE LGICA PROGRAMABLE (PLA) circuitos digitales de la familia TTL.
Estos modelos no toman en cuenta ningn aspecto
Este tutorial sirve para ilustrar las funciones lgicas fsico. Tampoco incluyen los chips de salida con colec-
mediante un arreglo de lgica programable de 4 entra- tor abierto, alta impedancia y de pines bidireccionales.
das, 8 productos y 4 salidas. El programa valida la insercin de los chips evitando
Para unir y separar lneas basta con pulsar sobre las conexiones de pines de salida con casillas conectadas
intersecciones entre las lneas. Este tablero ayuda a a otros pines y puertos de salida.
visualizar rpidamente el resultado de las funciones lgi- Un chip puede ser retirado con el botn derecho del
cas combinacionales. Por ejemplo, puede servir para mouse y trasladado arrastrndolo con el botn
demostrar las equivalencias de los postulados de izquierdo. Los circuitos aparecen clasificados en los
Huntington del lgebra de Boole, algunos teoremas de mens de acuerdo a los siguientes esquemas.
simplificacin de funciones y algunas funciones bsicas Algunos circuitos listados en el grupo Combinacionales
como selectores, descodificadores, codificadores, tienen registros.
medio sumador, sumador completo, comparador, etc. Cuando un chip de la lista tiene un pin bidireccional
Estas funciones pueden ser comparadas y relacionadas ese pin est modelado nicamente como salida. Las
con las funciones realizadas por los circuitos integrados. figuras 13, 14 y 15 muestra cmo acceder desde el

Figura 13
men a cada uno de los circuitos integrados que Conclusin

soporta el programa. Este programa sirve como herramienta de ense-
anza y aprendizaje del diseo digital con componen-
tes TTL. A su tiempo, ser ampliado para incluir guas y
EJEMPLOS DE CIRCUITOS tutoriales interactivos, circuitos de lgica programable,
microcontroladores, interfaces de entrada y salida
Las figuras 16 y 17 muestran ejemplos de circuitos estndares, instrumentacin virtual, interfaces con puer-
sencillos, el primero con puertas NAND y el segundo con tos del computador, as como modelos de resistencias,
flip-flops D. Las figuras desde la 18 hasta la 21 indican condensadores y dispositivos semiconductores. El autor
una secuencia de pasos para construir y similar incre- no garantiza que las prximas versiones sigan siendo
mentalmente un contador BCD de cuatro dgitos. gratuitas.

Captulo 4
Figura 14


Figura 15

Captulo 4
Figura 16. Puertas NAND en

cascada.
Figura 17. Contador binario de cuatro bits utilizando cuatro flip-

flops D. Las entradas flotantes son consideradas por el pro-
grama como 1 lgico. En la prctica, a veces ser necesario que
conecte una resistencia de aproximadamente 1k entre VCC y
los pines de entrada de control


Figura 18. Conexiones de VCC y GND y de
las salidas de los descodificadores a los
visualizadores de siete segmentos de un
contador BCD de 4 dgitos con sentido de
cuenta y frecuencia seleccionables.
Figura 19. Conexiones para el contador de

unidades del contador BCD.

Captulo 4
Figura 20. Conexiones de los cuatro
dgitos del contador. Las conexiones de
los descodificadores han sido
modificadas.
Figura 21. Conexin del multiplexor para

seleccionar la seal de reloj entre 10Hz
y 1Hz.

Cap 5 - Circuitos Especiales.qxd 7/9/12 6:36 AM Pgina 71
CAPTULO 5
CIRCUITOS
CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES
COMBINACIONALES
En el captulo 2, estudiamos las diferentes familias lgicas, dando ejemplos de uso
para los circuitos integrados digitales de la familia TTL y CMOS, que son las ms uti-
lizadas. El proceso de fabricacin de las diferentes familias ha posibilitado la reali-
zacin en circuitos integrados digitales de sistemas combinacionales complejos,
constituidos por un gran nmero de compuertas lgicas en un solo chip. Se llama
circuito combinacional a aqul en que el estado lgico de su salida depende ni-
camente del estado lgico de sus entradas; es decir, no se tiene en cuenta la
nocin del tiempo. Existen circuitos lgicos donde el estado de la salida en un ins-
tante no slo depende del estado lgico de las entradas en ese instante, sino tam-
bin del estado lgico de las entradas en instantes anteriores; es decir, entra en
juego la variable tiempo. Se dice que el circuito tiene memoria. Estos circuitos se
llaman secuenciales y los analizaremos ms adelante. En este captulo veremos
qu son y para qu sirven los principales circuitos digitales combinacionales.

Captulo 5
INTRODUCCIN Multiplexores
Los multiplexores o selectores de datos son circuitos
Presentamos diferentes bloques de sistemas digitales combinacionales que tienen m entradas de datos y una
frecuentemente utilizados en la construccin de siste- sola lnea de salida. Tiene adems n entradas de selec-
mas electrnicos; estos componentes suelen colocarse cin tal que 2n = m. Mediante las entradas de seleccin
dentro de circuitos integrados de funciones especiales. se elige la informacin presente en cualquiera de las
Entre estos circuitos integrados de funciones especiales entradas y se la conduce a la nica lnea de salida.
podemos encontrar: Cumple la funcin opuesta al demultiplexor. Cada
combinacin binaria presente en las entradas de selec-
Codificadores cin, selecciona la informacin presente en una de las
Un codificador es un circuito combinacional que entradas para ser enviada a la lnea o canal de salida.
tiene 2m entradas (o menos que 2m) y m salidas, de En la figura 3 se ha esquematizado un multiplexor de 2n
forma tal que, cuando una de las entradas est exci- entradas y una salida.
tada, a la salida se genera un cdigo de m bits corres-
pondiente a la entrada excitada. Cumple, por lo tanto,
la funcin inversa a la del decodificador. En la figura 1
se da el esquema en bloques de un codificador de 2m
entradas y m salidas.
Figura 3
Demultiplexores
Un demultiplexor es un circuito combinacional que
Figura 1
tiene una entrada de datos D y m salidas. Posee ade-
ms n entradas de seleccin tal que 2n = m. La infor-
macin aplicada en el canal de entrada de datos D, se
Decodificadores puede hacer aparecer en cualquiera de las m salidas,
Un decodificador es un circuito que tiene n lneas de aplicando a las entradas de seleccin la combinacin
entrada (bits de instruccin) y 2n lneas de salida (o adecuada. En la figura 4 se reproduce el diagrama de
menor que 2n) y opera excitando slo una de las lneas un demultiplexor de n entradas y 2n salidas.
de salida en funcin de la combinacin de bits de
entrada.
Los decodificadores se clasifican en excitadores y no
excitadores, segn sus salidas puedan o no controlar
respectivamente un indicador visual (display).
En la figura 2 se da el diagrama en bloques de un Figura 4
decodificador de n lneas de entrada y 2n lneas de
salida.
CODIFICADORES
Como ya hemos dicho, un codificador es un circuito

combinacional que tiene 2m entradas (o menos que 2m)
y m salidas, de forma tal que, cuando una de las entra-
Figura 2 das est excitada, a la salida se genera un cdigo de

Circuitos Combinacionales
m bits correspondiente a la entrada excitada. Un ejem- entrada E9 la tecla correspondiente al N9, etc.
plo tpico es el teclado de una computadora, donde Suponemos que la entrada excitada corresponde al
por cada tecla oprimida se produce una combinacin estado lgico 1 (tecla que estamos oprimiendo).
de bits de salida. Por ejemplo, si se utiliza el cdigo ASCII Si E1 = 1 (tecla oprimida) y las dems entradas estn
de 7 bits tenemos 27 = 128 combinaciones posibles de en 0, a la salida tenemos 0001, que es el nmero 1
entrada. Cuando se activa una de estas 128 lneas de codificado en BCD natural. Si E2 = 1 y las dems entra-
entrada, a la salida se genera el cdigo de 7 bits que das estn en 0, a la salida tenemos 0010 que es el
codifica la lnea de entrada activa. Por ejemplo, si se nmero 2 codificado en BCD natural, y as sucesiva-
oprime la tecla correspondiente al N 1, a la salida mente.
tengo los 7 bits que codifican dicho nmero. Para ana- Para realizar el codificador anterior con compuertas,
lizar la construccin de un codificador, supongamos obtenemos la expresin lgica de las 4 salidas. Se
diez entradas (10 teclas) que corresponden a los nme- entiende que con distintas compuertas OR se puede
ros decimales del 0 al 9. Al tener 10 entradas necesita- construir un codificador como el mostrado en la figura 5.
mos 4 salidas para codificar esas 10 entradas (24 = 16
Figura 5
combinaciones posibles, de las cuales solo usaremos
diez). Es un codificador BCD natural.
Para quitar dudas, dicho de otra forma, son necesa-
rias 4 salidas porque tenemos 10 entradas, y recuerde
que se tienen m salidas y 2m entradas o menos. Si m =
3; 23 = 8, o sea 8 entradas. Como las entradas son 10,
las salidas son 4; entonces m = 4 y 24 = 16. En este caso
10<2m.
Damos a continuacin, un cuadro donde se detalla
el estado que tendr cada salida en funcin de cual
sea la "tecla" accionada. Dicha tecla accionada se
representa con el nivel lgico "1" en dicho cuadro.

ENTRADAS SALIDAS

E9 E8 E7 E6 E5 E4 E3 E2 E1 E0 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 1 0 S0 = E1 + E3 + E5 + E7 + E9
0 0 0 0 0 0 1 0 0 0 0 0 1 1 S1 = E2 + E3 + E6 + E7
0 0 0 0 0 1 0 0 0 0 0 1 0 0 S2 = E4 + E5 + E6 + E7
0 0 0 0 1 0 0 0 0 0 0 1 0 1 S3 = E8 + E9
0 0 0 1 0 0 0 0 0 0 0 1 1 0
0 0 1 0 0 0 0 0 0 0 0 1 1 1 Si se activa la lnea E4, pone un 1 en la salida S2 y;
0 1 0 0 0 0 0 0 0 0 1 0 0 0 es decir, tenemos 0100, que es el nmero 4 codificado
1 0 0 0 0 0 0 0 0 0 1 0 0 1 en BCD natural.
En el codificador del ejemplo, cuando todas las
La entrada E0 representa la tecla del nmero deci- entradas estn bajas, corresponde al 0 decimal.
mal 0, la entrada E1 la tecla del nmero decimal 1, la Es decir, no se permite diferenciar entre la situacin

Captulo 5
de que todas las entradas estn inactivas y aqulla en DECODIFICADORES
que est activa E0.
Una posibilidad es agregar una quinta lnea de Un decodificador es un circuito que posee n lneas
salida P1 que, si vale 1, detecta que hay alguna entrada de entrada (bits de instruccin) y 2n lneas de salida (o
activa y, si vale 0, todas las entradas E0 a E9 estn inac- menor que 2n) y opera excitando slo una de las lneas
tivas (no se oprimi ninguna tecla). de salida en funcin de la combinacin de bits de
La expresin lgica de la salida P1 es entonces: entrada.
Los decodificadores se clasifican en excitadores y no
P1 = E0 + E1 + E2 + E3 + E4 + E5 + E6 + E7 + E8 + E9 excitadores, segn sus salidas puedan o no controlar
respectivamente un indicador visual (display).
Se puede realizar el codificador anterior por medio En un sistema digital se pueden transmitir tanto ins-
de una matriz de diodos, obteniendo el circuito de la trucciones como nmeros. Si, por ejemplo, los 4 bits de
figura 6. un mensaje se emplean para transmitir rdenes, se pue-
den lograr 16 instrucciones diferentes, o 16 combina-
ciones diferentes.
Cuando se opera de manera que, para cada com-
binacin de entrada, slo una de las lneas de salida
est excitada, tendremos un circuito que trabaja como
decodificador. Segn el tipo de decodificador se con-
sidera excitada la salida que est en el estado lgico 0
y no excitada la que est en el estado lgico 1, o vice-
versa. Con el siguiente cuadro, y de acuerdo a lo dicho
hasta el momento, construiremos un decodificador BCD
natural a decimal.

ENTRADAS SALIDAS

D C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 11 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
Figura 6
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
Para la construccin de dicho circuito, donde hay un 1 0 0 0 1 1 1 1 1 1 1 1 0 1
"1" en la tabla de verdad se coloca un diodo; donde 1 0 0 1 1 1 1 1 1 1 1 1 1 0
hay un "0" no se coloca nada. 1 0 1 0 1 1 1 1 1 1 1 1 1 1
Este circuito se llama matriz codificadora a diodos y 1 0 1 1 1 1 1 1 1 1 1 1 1 1
corresponde al esquema de una memoria ROM primi- 1 1 0 0 1 1 1 1 1 1 1 1 1 1
tiva. 1 1 0 1 1 1 1 1 1 1 1 1 1 1
ROM significa Read Only Memory (memoria slo de 1 1 1 0 1 1 1 1 1 1 1 1 1 1
lectura), con lo cual una vez construido el circuito no es 1 1 1 1 1 1 1 1 1 1 1 1 1 1
posible escribir informacin.

Atendiendo al cuadro anterior, podemos realizar el Las entradas negadas A, B, C, D, se obtienen por
desarrollo de un decodificador con compuertas NAND e medio de inversores en el propio chip. Como se
inversores, tal como se muestra en la figura 7. emplean compuertas NAND, una salida es 0 (baja) para
la combinacin deseada de entrada, y es 1 (alta) para
Figura 7 las otras combinaciones de entrada.
El esquema en bloques del decodificador anterior se
muestra en la figura 8.
Figura 8
Hay aplicaciones donde algunas veces se desea

inhibir las salidas del decodificador; es decir, que en
algn momento todas las salidas estn en el estado no
excitado.
Para ello a cada compuerta NAND se le agrega una
entrada adicional E (Enable).
- Si E = 0 las compuertas NAND estn inhabilitadas
y tiene lugar la decodificacin.
- Si E = 1 como en una NAND un "0" a la entrada
pone un "1" a la salida independientemente de las
dems entradas, todas las salidas estarn en el estado
Consideramos lnea de salida excitada a la que est no excitado y, por lo tanto, no se realiza la decodifica-
en el estado lgico "0" y no excitada la que est en el cin. El circuito funciona como decodificador cuando
estado lgico "1". E = 0.
Recordemos que en una compuerta NAND la salida
est en el estado lgico "0" si, y slo si, todas las entra-
das estn en el estado lgico "1". MULTIPLEXORES
El subndice de la salida Q indica el nmero decimal
decodificado. Por ejemplo, si en las entradas tengo: Los multiplexores son circuitos combinacionales que
tienen m entradas de datos y una sola lnea de salida.
D C B A Tiene adems n entradas de seleccin tal que 2n =
1 0 0 1 m. Mediante las entradas de seleccin se elige la infor-
macin presente en cualquiera de las entradas y se la
Corresponde al decimal 9 por lo que se excita la conduce a la nica lnea de salida.
salida Q9, Cada combinacin binaria presente en las entradas
El circuito integrado de este decodificador tiene de seleccin, selecciona la informacin presente en
como mnimo 4 entradas y 10 salidas. Considerando las una de las entradas para ser enviada a la lnea o canal
conexiones de alimentacin y de tierra, necesita un de salida.
encapsulado de 16 patas. Cambiando la combinacin binaria en las entradas

Captulo 5
de seleccin, en la salida aparece la informacin pre-
sente en la entrada seleccionada. E1 E0 D3 D2 D1 D0 Z
Analicemos un multiplexor de 4 canales de entrada
a 1 canal de salida como el mostrado en la figura 9. habilita 0 0 X X X 0 0
D0 0 0 X X X 1 1
Figura 9
habilita 0 1 X X 0 X 0
D1 0 1 X X 1 X 1
habilita 1 0 X 0 X X 0
D2 1 0 X 1 X X 1
En la figura 10 se reproduce el diagrama de un mul- habilita 1 1 0 X X X 0

tiplexor de 4 entradas a 1 salida con operadores lgicos D3 1 1 1 X X X 1
de distinto tipo que posee 4 entradas de datos y dos
entradas de seleccin para presentar en la salida la Se deduce que cuando E0 = E1 = 0, se habilita el
informacin requerida. canal D0, y la informacin presente en esta entrada
pasa a la salida Z.
Si D0 = 1, Z = 1; si D0 = 0, Z = 0.
El multiplexor puede tener, adems, una entrada de
habilitacin E. Si E = 1, todas las entradas o canales
estn inhabilitados independientemente de la combi-
nacin binaria aplicada a las entradas de seleccin
(sabemos que en una AND, un "0" a la entrada pone un
"0" a la salida independientemente de las dems entra-
das).
Si E = 0, el multiplexor est habilitado y las entradas
de seleccin determinan cul es el canal de entrada
habilitado.
Las principales aplicaciones de un multiplexor son:
- Conversor paralelo serie: la palabra de entrada se

carga en paralelo (1 bit por cada entrada) y se saca en
serie por la nica salida. Por ejemplo, para una palabra
de 4 bits se utiliza un multiplexor de 4 entradas (una para
cada bit) y 2 entradas de seleccin.
Mediante un contador se van cambiando en forma
secuencial las combinaciones binarias en las entradas
Figura 10 de seleccin. Inicialmente tenemos en la entrada de
seleccin 00 y a la salida el primer bit de la palabra;
En la misma figura se da el smbolo ms utilizado luego, en la entrada de seleccin tenemos 01 y en la
para representar a un multiplexor. La tabla de verdad salida el segundo bit de la palabra, y as sucesivamente,
que explica el funcionamiento de este multiplexor, es la hasta volver a tener 00 en las entradas de seleccin.
siguiente: Como generalmente las palabras tienen una longi-

tud de 8 bits o de 16 bits, se utilizan multiplexores de 8 1 1 0 1 1 1 1 1 1 0 1
canales y de 16 canales de entrada. 1 1 1 1 1 1 1 1 1 1 0

- Multiplexor por divisin de tiempo (TDM). Consideramos que la salida est excitada con un "0"
- Generador de funciones lgicas. y no excitada con un "1".
Si en las entradas de seleccin se aplica 000, se
selecciona la salida Q0, por lo cual la seal de datos
DEMULTIPLEXORES aplicada a la entrada D la tenemos a la salida Q0, ya
que si D = 0 entonces Q0 = 0; si D = 1, Q0 = 1.
Como se ha mencionado oportunamente, un El demultiplexor es un conversor serie/paralelo. Los
demultiplexor cumple la funcin inversa a la de un mul- datos ingresan en serie y se sacan en paralelo. La apli-
tiplexor, es decir, "conducir una informacin presente cacin tpica es el TDM (multiplexado por divisin de
en una entrada de datos hacia una de las muchas sali- tiempo).
das, de acuerdo con la informacin presente en las Un decodificador decimal se puede convertir en un
entradas de seleccin. demultiplexor de un canal de entrada de datos y 8 sali-
Dicho de otra manera, la entrada de datos D recibe das, utilizando la entrada D como entrada de datos, y
una secuencia de bits en serie, que sern entregados a las entradas A, B, C como entradas de seleccin.
las lneas de salida que son seleccionables mediante las Si en las entradas de seleccin tengo 000, est
n entradas de seleccin. Esto significa que por el canal seleccionada la salida Q0. Si en D hay un "0", entonces
de entrada de datos se recibe el mensaje de entrada y Q0 = 0; si en D hay un "1", entonces Q0 = 1.
se distribuye a las lneas de salida en funcin de las De la misma manera, un decodificador hexadeci-
entradas de seleccin. Veamos un demultiplexor de un mal (4 a 16) se puede convertir en un demultiplexor de
canal de entrada de datos y 8 canales de salida tal una entrada de datos y 16 salidas, utilizando una de las
como el mostrado en la figura 11. entradas de habilitacin E como entrada de datos, tal
como se muestra en la figura 12.
Figura 11
La tabla que representa el funcionamiento es la Figura 12

siguiente:
- Si E2 = "1" el demultiplexor est inhabilitado.
C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 - Si E2 = "0" el demultiplexor est habilitado.

0 0 0 0 1 1 1 1 1 1 1 En este ejemplo estamos utilizando E1 como
0 0 1 1 0 1 1 1 1 1 1 entrada de datos y E2 como entrada de habilitacin.
0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1 - Si el demultiplexor est habilitado (E2 = 0) y en las
1 0 0 1 1 1 1 0 1 1 1 entradas de seleccin se aplica 0000 se seleccionar el
1 0 1 1 1 1 1 1 0 1 1 canal Q0.

Captulo 5
- Si en la entrada de datos (E1) hay un "0", entonces conversin serie/paralelo en los sistemas de transmisin
Q0 = 0. de datos, y tambin como generador de funciones
- Si en E1 hay un "1", entonces Q0 = 1. lgicas.
Cabe aclarar que en este captilo hemos realizando
El smbolo lgico del demultiplexor recomendado una resea sobre los principales circuitos integrados
por el IEEE se muestra en la figura 13. digitales de funciones especiales y que el lector puede
ampliar estos temas con bibliografa que puede des-
Figura 13 cargar desde nuestra web o en el CD sugerido en la
pgina 1, en el que tambin encontrar los programas
sugeridos en este libro con los que podr realizar prcti-
cas de simulacin.
De esta manera damos por finalizada esta obra,

recordamos que los conceptos vertidos son bsicos y
Los decodificadores/demultiplexores se utilizan en que Ud. los puede ampliar leyendo los tomos del Club
las estructuras de direccionamiento de memoria, en la Saber Electrnica N 1 y N 46.

3 de forros 2.qxd 7/9/12 7:22 AM Pgina 3Fo1
4 de forros.qxd 7/9/12 7:22 AM Pgina 4Fo1

Club Saber Electrónica - Electrónica Digital Muy Fácil PDF

Cargado por

Copyright:

Formatos disponibles

También podría gustarte

Club Saber Electrónica - Electrónica Digital Muy Fácil PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Club Saber Electrónica - Electrónica Digital Muy Fácil PDF

Cargado por

Copyright:

Formatos disponibles

Portada club 89M 7/7/12 5:35 PM Pgina 1

2 de forros.qxd 7/9/12 7:21 AM Pgina 2Fo1

Electrnica Digital Muy Fcil

intercalar el entretenimiento con el aprendizaje.

El estudio de la electrnica digital facilita el aprendizaje de la electrnica

componente, no va a perder mucho dinero.

Desde que comenc a escribir libros de electrnica, hace ms de 25 aos,

llevo editados 6 libros de electrnica digital y 3 cursos obviamente todos ellos

Hasta el mes prximo!

SOBRE LOS 2 CDS Y SU DESCARGA

Ud. podr descargar de nuestra web 1 CD: Curso de Electrnica Digital y 1

contienen Cursos, Videos, Tutoriales, Guas de Reparacin y Proyectos, etc. Todos

nmero de serie por ser comprador de este libro.

Electrnica Digital Muy Fcil 1

CAPTULO 1 CAPTULO 2 Placa de Entrenamiento para

2 Club Saber Electrnica N 89

Electrnica Digital Muy Fcil 3

Qu ocurre cuando la seal no est bien definida?

4 Club Saber Electrnica N 89

Figura 5 Compuerta OR-EX o XOR

Al ser O Exclusiva su salida ser 1 si una y slo una

Observamos que su salida ser alta si sus dos entra-

Compuerta OR Al agregar una compuerta NOT a cada una de las

6 Club Saber Electrnica N 89

Existen varias familias de Circuitos integrados, pero

Los TTL se corresponden con la serie 5400, 7400,

8 Club Saber Electrnica N 89

Introduccin a la Electrnica Digital

marca una de las compuertas que ser puesta a UN POCO DE LEYES

En el esquema usamos una de las 4 compuertas dis- LEYES DE DE MORGAN

Electrnica Digital Muy Fcil 9

Al segundo miembro de la ecuacin se lo puede

Observamos que la tabla de verdad del segundo

10 Club Saber Electrnica N 89

Introduccin a la Electrnica Digital

La compuerta OR-EX tiene la particularidad de entre-

Electrnica Digital Muy Fcil 11

Numeracin de un minitrmino: Cada minitrmino Valor lgico de un minitrmino: es el que resulta de

El Mapa de Karnaugh representa la tabla de verdad

El siguiente paso, es agrupar los unos adyacentes

12 Club Saber Electrnica N 89

Introduccin a la Electrnica Digital

Figura 26 El resultado es un circuito con la menor cantidad de

Electrnica Digital Muy Fcil 13

14 Club Saber Electrnica N 89

Introduccin a la Electrnica Digital

Supongamos que la salida est a nivel lgico 1, C

Figura 33 OSCILADOR A CRISTAL

Electrnica Digital Muy Fcil 15

Se trata simplemente de controlar el momento en Cuando un principiante quiere controlar la veloci-

El principio de funcionamiento no es muy compli- Figura 39

16 Club Saber Electrnica N 89

Introduccin a la Electrnica Digital

Observe las formas de onda obtenidas.

Los osciladores monoestables son aquellos que tie-

Otra aplicacin que se le puede dar a las compuer- Figura 43

Electrnica Digital Muy Fcil 17

18 Club Saber Electrnica N 89