TIPOS DE MEMORIAS

La memoria es la parte de un sistema que almacena datos binarios en grandes cantidades.

Las memorias semiconductoras estn formadas por matrices de elementos de
almacenamiento que pueden ser latches o condensadores.

Las memorias RAM y ROM

Las dos principales categoras de memorias semiconductoras son las memorias RAM y ROM.
La memoria

RAM (Random-Access Memory, memoria de acceso aleatorio) es un tipo de memoria en la

que se tarda lo mismo en acceder a cualquier direccin de memoria y stas se pueden
seleccionar en cualquier orden, tanto en una operacin de lectura como de escritura. Todas
las RAM poseen la capacidad de lectura y escritura. Debido a que las memorias RAM pierden
los datos almacenados cuando se desconecta la alimentacin, reciben el nombre de
memorias voltiles.

La memoria ROM (Read-Only Memory, memoria de slo lectura) es un tipo de memoria en

la que los datos se almacenan de forma permanente o semipermanente. Los datos se
pueden leer de una ROM, pero no existe la operacin de escritura como en las RAM. La
ROM, al igual que la RAM, es una memoria de acceso aleatorio pero, tradicionalmente, el
trmino RAM se reserva para las memorias de acceso aleatorio de lectura/escritura.

MEMORIAS DE ACCESO ALEATORIO (RAM)

Las RAM son memorias de lectura-escritura en las que los datos se pueden escribir o leer
en cualquier direccin seleccionada en cualquier secuencia. Cuando se escriben los datos
en una determinada direccin de la RAM, los datos almacenados previamente son
reemplazados por la nueva unidad de datos.

Cuando una unidad de datos se lee de una determinada direccin de la RAM, los datos de
esa direccin permanecen almacenados y no son borrados por la operacin de lectura. Esta
operacin no destructiva de lectura se puede entender como una copia del contenido de
una direccin, dejando dicho contenido intacto. La RAM se utiliza habitualmente para
almacenamiento de datos a corto plazo, ya que no puede conservar los datos almacenados
cuando se desconecta la alimentacin.

LA FAMILIA DE MEMORIAS RAM

Las dos categoras de memorias RAM son la RAM esttica (SRAM) y la RAM dinmica
(DRAM). Las RAM estticas utilizan generalmente latches como elementos de
almacenamiento y, por tanto, pueden almacenar datos de forma indefinida siempre que se
aplique una alimentacin continua. Las RAM dinmicas utilizan condensadores como
elemento de almacenamiento y no pueden mantener los datos mucho tiempo sin recargar
los condensadores mediante el proceso de refresco. Tanto las SRAM como las DRAM
perdern los datos cuando se elimine la alimentacin continua, por lo que se clasifican como
memorias voltiles.

Los datos pueden leerse mucho ms rpidamente en una SRAM que en una DRAM. Sin
embargo, las DRAM pueden almacenar muchos ms datos que las SRAM para un tamao
fsico y coste dados, ya que la celda de las DRAM es mucho ms sencilla y se pueden incluir
muchas ms celdas en un rea determinada que en una memoria SRAM. Los tipos bsicos
de memorias SRAM son las memorias SRAM asncronas y las SRAM sncronas de rfaga.

Los tipos bsicos de DRAM son la DRAM con modo pgina rpido (Fast Page Mode, FPM
DRAM), la DRAM con salida de datos extendida (Extended Data Output, EDO DRAM), la
DRAM con salida de datos extendida en rfaga (Burst Extended Data Output, BEDO DRAM)
y la DRAM sncrona (Synchronous, SDRAM). Todas ellas se muestran en la Figura 1.

Figura 1

RAM esttica (SRAM)

Celda de memoria. Todas las RAM estticas se caracterizan por las celdas de memoria latch.
Cuando se aplica alimentacin continua a una celda de memoria esttica se puede
mantener un estado 1 o 0 indefinidamente. Si se retira la alimentacin, el bit de datos
almacenado se perder.
La Figura 2 muestra una celda de memoria de tipo latch para la SRAM. La celda se selecciona
mediante un nivel activo en la lnea Seleccin de bit y un bit de datos (1 o 0) se escribe en
la celda colocndolo en la lnea Entrada de datos. Un bit de datos se puede leer
extrayndolo de la lnea Salida de datos.

Figura 2

Matriz bsica de celdas de memoria estticas. Las celdas de almacenamiento en una SRAM
se organizan en filas y columnas, como se ilustra en la Figura 3 para el caso de una matriz n
4. Todas las celdas de una misma fila comparten la misma lnea Seleccionar Fila. Cada
conjunto de lneas Entrada de datos y Salida de datos van a cada celda situada en una
determinada columna y se conectan a una nica lnea de datos, que sirve como entrada y
salida (E/S datos), a travs de los buffers de entrada y salida de datos.

figura 3
Para escribir una unidad de datos, en este caso un grupo de 4 bits, en una fila de celdas
determinada de la matriz de memoria, la lnea Seleccin Fila se pone en su estado activo y
los cuatro bits de datos se colocan en las lneas de entrada de datos. La lnea de escritura
(write) se pone entonces en estado activo, lo que da lugar a que cada bit de datos se
almacene en una celda seleccionada en la columna asociada. Para leer una unidad de datos,
se pone en estado activo la lnea de lectura (read), lo que hace que los cuatro bits de datos
almacenados en la fila seleccionada aparezcan en las lneas de E/S de datos.

Memoria cach

Una de las principales aplicaciones de las memorias SRAM es la implementacin de

memorias cach en computadoras.

La memoria cach es una memoria de alta velocidad y relativamente pequea que

almacena los datos o instrucciones ms recientemente utilizados de la memoria principal,
ms grande pero ms lenta. La memoria cach puede tambin utilizar memoria RAM
dinmica (DRAM), de la que hablaremos a continuacin.

Normalmente, la memoria SRAM es varias veces ms rpida que la memoria DRAM. En

conjunto, la memoria cach hace que el microprocesador pueda acceder a la informacin
almacenada mucho ms rpido que si slo se empleara memoria DRAM de alta capacidad.
La memoria cach es, bsicamente, un mtodo eficiente en trminos de coste para mejorar
el rendimiento del sistema sin tener que incurrir en el gasto de hacer que toda la memoria
sea ms rpida.

El concepto de memoria cach se basa en la idea de que los programas informticos tienden
a obtener instrucciones o datos de un rea de la memoria principal antes de pasar a otra
rea. Bsicamente, el controlador de la cach adivina qu rea de la lenta memoria
dinmica necesitar a continuacin la unidad central de proceso (CPU), y mueve el
contenido de dicha rea a la memoria cach, para que est listo cuando sea necesario.

Si el controlador de cach ha realizado una estimacin correcta, los datos estn disponibles
de manera inmediata para el microprocesador. Si la estimacin del controlador de cach es
errnea, la CPU debe acudir a la memoria principal y esperar mucho ms tiempo para
obtener las instrucciones o datos correctos. Afortunadamente, el controlador de cach
tiene razn la mayor parte de las veces.
Las celdas de almacenamiento de la RAM dinmica (DRAM)

Las celdas de las memorias dinmicas almacenan un bit de datos en un condensador en

lugar de en un latch. La ventaja de este tipo de celda es que es muy sencilla, lo que permite
construir matrices de memoria muy grandes en un chip, a un coste por bit ms bajo que el
de las memorias estticas. La desventaja es que el condensador de almacenamiento no
puede mantenerse cargado ms que un perodo de tiempo, y el dato almacenado se pierde
a no ser que su carga se refresque peridicamente. La operacin de refresco requiere
circuitera de memoria adicional y complica el funcionamiento de la DRAM. La Figura 4
presenta una celda tpica de una DRAM, formada por un nico transistor MOS (MOSFET) y
un condensador.

figura 4

En este tipo de celda, el transistor acta como un interruptor. El funcionamiento bsico

simplificado se ilustra en la Figura 5, y es el siguiente. Un nivel BAJO en la lnea (modo
escritura) activa el buffer de tres estados de entrada y desactiva el buffer de salida. Para
escribir un 1 en la celda, la lnea DIN debe estar a nivel ALTO, y el transistor debe ser puesto
en conduccin poniendo un nivel ALTO en la lnea de fila.

El transistor opera como un interruptor cerrado, que conecta el condensador a la lnea de

bit. Esta conexin permite al condensador cargarse con una tensin positiva, como muestra
la Figura 5(a). Cuando se almacena un 0, se aplica un nivel BAJO a la lnea DIN. Si el
condensador almacenaba un 0, permanece descargado; ahora bien, si almacenaba un 1, se
descarga como se indica en la Figura 5(b). Cuando la lnea de fila vuelve al nivel BAJO, el
transistor no conduce y desconecta el condensador de la lnea de bit, con lo que la carga (1
o 0) queda atrapada en el condensador.

Para leer una celda, la lnea se pone a nivel ALTO, lo que activa el buffer de salida y desactiva
el buffer de entrada. Cuando la lnea de fila se pone a nivel ALTO, el transistor conduce y
conecta el condensador a la lnea de bit y, por tanto, al buffer de salida (amplificador). De
esta manera, el bit de datos aparece en la lnea de salida de datos (DOUT). Este proceso se
ilustra en la Figura 5(c).
 figura 5

Tipos de memoria DRAM

Ahora que hemos aprendido los conceptos bsicos de una memoria DRAM, echemos un
breve vistazo a los tipos principales existentes. Dichos tipos son la DRAM con modo pgina
rpido (Fast Page Mode, FPM DRAM), la DRAM con salida de datos extendida (Extended
Data Output, EDO DRAM), la DRAM con salida de datos extendida en rfaga (Burst Extended
Data Output, BEDO DRAM) y la DRAM sncrona (Synchronous DRAM, SDRAM).

PLL-LAZOS DE FIJACIN DE FASE

Un lazo de fijacin de fase (PLL, siglas en ingls de phase locked loop) es un cir- cuito capaz
de generar una oscilacin cuya fase con respecto a una seal de entrada se mantiene
acotada, contando para ello con una realimentacin que compara la fase de las dos seales
y acta modificando la frecuencia de la oscilacin generada.

Formas de construir registros de desplazamiento

Se pueden combinacionales y secuenciales). Por ejemplo:

Registro de entrada paralelo y salida serie. Puede construirse con un multiplexor digital
combinacional y un contador. Las entradas de datos del multiplexor se conectan a los datos
a transmitir, y las entradas de control, a las salidas del contador (el bMs del MUX conectado
al bMs del contador), dicho contador deber estar en modo de carrera libre.

Registro de entrada serie y salida paralelo. Similar al caso anterior, se sustituye el

muliplexor por un demultiplexor, ahora las salidas de ste sern las salidas paralelos.

Biestables en cascada. Con esto y la lgica combinacional adecuada, se pueden construir

incluso registros de desplazamiento bidireccionales y universales, aunque en este caso es
ms aconsejable disponer del 74HC194, dado que ocupa mucho menos espacio (y el precio
del integrado es muy asequible) y en un solo integrado incluye las cuatro posibles
configuraciones y la funcionalidad de desplazar los bits en ambos sentidos.

Registros con entrada serie y salida serie (SISO)

A continuacin se muestra un registro de desplazamiento con entrada y salida en serie de

5 bits formado con biestables maestro esclavo RS:
Observamos que la entrada S del primer biestable est conectado a la entrada y est negada
a la entrada R. Con esto se consigue que, cuando en la entrada haya un 1, el primer biestable
contendr un 1 (Q=1, Q=0) y los dems un 0. Con la siguiente seal de reloj el bit
almacenado en el primer biestable se desplazar al siguiente y as uno tras otro hasta la
salida en serie. Esto sucede as porque la salida Q est conectada a la S del siguiente
biestable. Tambin podemos observar que los biestables nunca pueden estar en estado de
mantenimiento o en estado prohibido, ya que la entrada enserie pasa afirmada a la S y
negada a la R.

Los registros de desplazamiento se implementan con biestables maestro esclavo, pues

son capaces de almacenar la informacin un flanco, y transmitirla durante el siguiente.

Cuando el registro se efecta de izquierda a derecha se denomina desplazamiento hacia la

derecha. Si el registro combina ambos tipos se llama bidireccional.

Registros con entrada serie y salida paralelo (SIPO)

La estructura de un registro serie paralelo es muy similar a la de un registro con entrada y

salidas en serie:

Observamos que la nica diferencia es que se le aade una salida a cada una de las salidas
Q del biestable: de esta manera se pueden obtener todos los datos a la vez. Por otro lado,
tambin se puede obtener una salida en serie de cualquier salida Q o Q.
Habitualmente se suele aadir una entrada de puesta a cero asncrona (CLEAR) cuya funcin
es inicializar el registro.

En ltimo lugar destacar que estos registros se suelen utilizar para el cambio de una palabra
de serie a paralelo.

Registros con entrada paralelo y salida serie (PISO)

A continuacin se muestra un esquema de un registro con entrada paralelo y salida serie y

carga asncrona.

El funcionamiento es el siguiente: cuando en la entrada de seleccin desplazamiento

/carga', hay un 0 se realiza la carga. Con el inversor este cero se convierte en un 1 y por lo
tanto las puertas NAND que hay arriba y debajo de los biestables se convierten en
inversores.
A continuacin se introducen los datos: en el bit que haya un 1, se activa el Preset, y en el
que haya un cero, se activa el Clear.

Para el desplazamiento se coloca un 1 en D/C de esta manera se consigue que nunca se

activan las entradas ni PR ni CL, ya que de las puertas NAND siempre saldr un 1. El
desplazamiento se realiza como en un registro serie-serie.

A continuacin se muestra un registro con carga paralelo y salida serie pero en este caso la
carga es sncrono, ya que se carga por las entradas sncronas

Observamos que esto se consigue con un multiplexor de dos canales gobernado por
DESPLAZAMIENTO/ CARGA. Con esto se consigue que si se quiere cargar los datos, se
activan las entradas en paralelo que van cada una a las entradas S R. Para obtener los datos
se tiene que realizar la entrada serie.

En conclusin, podemos observar que la funcin del multiplexor es elegir entre la carga en
serie o en paralelo

Registro de entrada y salida en paralelo (PIPO)

Como se puede ver, se ha creado un registro de entrada y salida paralelo a partir de
biestables D con entrada de habilitacin. La entrada de datos es cada una de las entradas D
del biestable; la entrada de habilitacin se une a una entrada de habilitacin global, de
manera que cuando se activa, permite que se lean los datos. Hay otra entrada (control de
salida) que al activarse permite que se lean las salidas. Aqu hemos utilizado puertas AND,
aunque tambin podramos haber utilizados puertas OR y un inversor, o tambin buffers
con entradas de alta impedancia.

Bibliografa
Floyd, T. (2006). Fundamentos de sistemas digitales. Madrid: Prentice Hall.