Registro

Un registro es un circuito digital con dos funciones bsicas: almacenamiento de datos y

movimiento de datos. La capacidad de almacenamiento de un registro le convierte en un
tipo importante de dispositivo de memoria.

La capacidad de almacenamiento de un registro es el nmero total de bits (1s y 0s) de un

dato digital que puede contener. Cada etapa (flip-flop) de un registro de desplazamiento
representa un bit de su capacidad de almacenamiento; por tanto, el nmero de etapas de
un registro determina su capacidad de almacenamiento.

La capacidad de desplazamiento de un registro permite el movimiento de los datos de una

etapa a otra dentro del registro, o la entrada o salida del mismo, en funcin de los impulsos
de reloj que se apliquen.

REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA SERIE

Los registros de desplazamiento con entrada y salida serie aceptan datos en serie, es decir,
un bit cada vez por una nica lnea. La informacin almacenada es entregada a la salida
tambin en forma serie.

La Figura 1 muestra un dispositivo de 4 bits implementado con flip-flops D. Con cuatro

etapas, este registro puede almacenar hasta cuatro bits de datos.

Figura 1Registro de desplazamiento con entrada y salida serie

La Figura 2 ilustra la introduccin en el registro de cuatro bits, 1010, comenzando por el bit
ms a la derecha. Inicialmente, el registro se borra (CLEAR). Se aplica un 0 en la lnea de
entrada de datos, lo que hace D = 0 en el flip-flop FF0. Cuando se aplica el primer impulso
de reloj, FF0 pasa al estado RESET, almacenandoel 0.

Figura 2Introduccin de cuatro bits en serie (1010) en el registro.

A continuacin se aplica a la entrada de datos el segundo bit que, en este caso, es 1, lo que
hace que D = 1 en FF0 y D = 0 en FF1 debido a que la entrada D de FF1 est conectada a la
salida Q0. Cuando se produce el segundo impulso de reloj, el 1 de la entrada de datos de
FF0 se desplaza, pasando este flip-flop al estado SET, y el 0 que haba en FF0 se desplaza a
FF1.

El tercer bit, un 0, se introduce por la lnea de entrada de datos y se aplica un impulso de

reloj. El 0 entra en FF0, el 1 almacenado en ste se desplaza a FF1 y el 0 almacenado en FF1
se desplaza a FF2.
El ltimo bit, que es un 1, se aplica a la entrada de datos y se aplica el siguiente impulso de
reloj. Ahora el 1 entra en FF0, el 0 almacenado en ste se desplaza a FF1, el 1 almacenado
en FF1 se desplaza a FF2, y el 0 almacenado en FF2 se desplaza a FF3. Esto completa la
introduccin en serie de los cuatro bits en el registro de desplazamiento, donde pueden
quedar almacenados el tiempo que se desee, siempre que los flip-flops estn alimentados
con la tensin continua necesaria.

Mquinas de Estado Finitas

Las mquinas de estado pueden ser:

SNCRONAS: Necesitan de la intervencin de un pulso de reloj. Si la entrada participa
tambin en la salida se denomina Mquina de estado de Mealy, y si no participa se
denomina de Moore.

ASNCRONAS: No necesitan de la intervencin de un pulso de reloj. Estos circuitos

evolucionan cuando cambian las entradas.
Una mquina de estado finita o FSM representa un sistema como un conjunto de estados,
transiciones entre estos estados, que dependen de las entradas, conjuntamente con
las salidas y las entradas asociadas.

De modo tal que una mquina de estado es una representacin, de un circuito

secuencial particular.

Cualquier circuito con memoria puede ser considerado como una FSM. An una
computadora puede ser considerada como una gran FSM.

El diseo de una FSM involucra lo siguiente:

Definicin de estados.
Definicin de transicin entre estados (dependientes de las entradas de la mquina).
Optimizacin/minimizacin.

Definicin de trminos
Diagrama de estado: ilustra la forma y funcionamiento de la mquina de estado.
Usualmente se dibuja como un diagrama de burbujas y flechas.

Estado: un conjunto identificable y nico de valores medidos en diversos puntos de un

sistema digital.

Ramificacin: El cambio del estado presente al estado siguiente.

Estado siguiente: es el estado hacia el cual la mquina de estado realiza la siguiente
transicin, determinada por las entradas presentes cuando el dispositivo es secuenciado
por un clock.
Mquina de Moore: es una mquina de estado que determina sus salidas solamente
dependiendo de los estados presentes de la mquina.

Mquina de Mealy: es una mquina de estado que determina sus salidas dependiendo
de los estados presentes de la mquina y de las entradas.

Estado presente y estado siguiente:

Para un estado determinado existe un nmero finito de posibles estados siguientes. Para
cada ciclo de reloj la mquina de estado se ramifica al estado siguiente. Uno de los posibles
estados siguientes se convierte en el nuevo estado presente. Dependiendo de las
entradas presentes en el ciclo de reloj.

Figura 3 Mquina de estados