Documentos de Académico
Documentos de Profesional
Documentos de Cultura
EL AMPLIFICADOR OPERACIONAL
Y EL COMPARADOR
Tema 7: Introduccin
Qu es un amplificador operacional?
2/27
Tema 7: Introduccin
Aplicaciones lineales bsicas
Ejemplos
V OUT =V I N
No inversor Inversor
Derivador Integrador
V OUT ( s)=R C s V I N (s ) 1
V OUT (s)= V (s )
RC s IN
3/27
Tema 7: Introduccin
Principio de superposicin
Ejemplo
R2
V OUT ,1 = V
R1 2
R2
Clculo directo...
(
V OUT ,2 = 1+
R1)V2
R2 R2
V OUT =(1+ ) V 2 V 1
R1 R1
4/27
Tema 7: ICs Derivados
Amplificador diferencial
Puede construirse con componentes discretos, pero hay circuitos integrados que
contienen todos los elementos necesarios (INA133, AD629, AMP03, ...)
[
V OUT = k
1+ p
1+ k ] 1
[
p V C+ k
2
1+ p
1+ k ]
+ p V D+
1+ p
1+ k
V REF
Y si k = p = 1?
[
V OUT = k
1+ p
1+ k ]
V 2 p V 1 +
1+ p
1+ k
V REF
V OUT =V D + V REF
5/27
Tema 7: ICs Derivados
Amplificador diferencial (II)
1
[
AD= k
2
1+ p
1+ k
+p ] [
AC = k
1+ p
1+ k
p
]
CMRR=
1
2 [
k
1+ p
1+ k
+p
]
1 p+ k+ 2 k p
=
1+ p 2 kp
k p
1+ k
6/27
Tema 7: ICs Derivados
Amplificador de Instrumentacin
Ecuacin caracterstica
2 R
(
V OUT =V REF + 1+
RG )
( V 2V 1 )
EJEMPLOS
INA110, INA114,
AD620, AD624,
LT1101, LT1167,
RG es externa
R es interna y ajustada por lser
7/27
Tema 7: ICs Derivados
Amplificador de Instrumentacin (II)
V A V OUT G ( V 2 V 1 )
I L= =
R R
USOS
8/27
Tema 7: Circuitos simulados
RESISTENCIAS NEGATIVAS
V OUT =(1+ k ) V I N
V I N V OUT k
II N= R= VI N
q q R
VIN q
Z IN= = R
I IN k
tiles en osciladores
9/27
Tema 7: Circuitos simulados
INDUCCIONES
VIN Z 2+ Z 3
Z I N= =Z 1
IIN Z 1+ Z 2
R+ K R2 C s
Z I N= R+ K R2 C s
1+ R C s
R L =R
2
L= K R C
10/27
Tema 7: Ganancia controlable
Amplificador de Ganancia Controlable
Mtodo manual
Bsicamente, se utiliza un
potencimetro (Ejemplo,
control manual de volumen)
Ejemplo: No inversor
G MAX =1+ k
k
G=1+
1+ a p k
G MIN =1+
1+ p
11/27
Tema 7: Ganancia controlable
Amplificador de Ganancia Controlable (II)
Mtodo analgico
El fundamento es incluir un
FET en zona lineal, cuya
resistencia equivalente
aumente o disminuya con la
salida (o su valor medio)
12/27
Tema 7: Ganancia controlable
Amplificador de Ganancia Controlable (II)
Contamos con un
microprocesador o FPGA que
vara la ganancia si la salida
excede un valor determinado.
13/27
Tema 7: Ganancia controlable
Amplificador de Ganancia Controlable (II)
Contamos con un
microprocesador o FPGA que
vara la ganancia si la salida
excede un valor determinado.
n V REF
IO = N
>0
2 R X n V OUT V I N V OUT 2N RX
IO = N = = (V I N < 0)
2 R X R V IN n R
14/27
Tema 7: Estructura bsica
Estructura de un amplificador operacional
Por regla general, los op amps constan de una etapa de entrada, otra de ganancia y
otra de salida, polarizadas con espejos.
NOTAS
15/27
Tema 7: Estructura bsica
POR QU EL CONDENSADOR CC?
Hay tantos polos y ceros intrnsecos que, en muchos casos, el sistema entra en
oscilacin.
Al aadir el condensador, se
produce un efecto curioso:
Aparece un polo en
frecuencias bajas y el resto
de ceros y polos se
desplazan a frecuencias ms
altas.
16/27
Tema 7: Estructura bsica
COMO SE MIDE LA ESTABILIDAD DE UN CONDENSADOR?
Margen de ganancia:
Ganancia del amplificador
cuando la fase es 180. Se
expresa en dB y debe ser
negativa (< 1)
Margen de fase:
Diferencia entre 180 y la
frecuencia a la que la
ganancia es 1.
17/27
Tema 7: No idealidades
Tensin de offset de la entrada
Con entrada nula, la salida no es nula. En general, en zona lineal, V+ - V-= - VOS
Esta estructura equivale al circuito de la figura.
V OUT =(1+ k ) V OS
Efecto en
redes...
Origen?
Las tensiones de offset de cada
bloque, amplificado por las etapas V OS , OUT = A 1 A2 A 3 V OS1 + A 2 A3 V OS2 + A 3 V OS3
siguientes.
V : Offset de la etapa de entrada V OS , OUT V OS2 V OS3
OS1 V OS = =V OS1+ +
V : Offset de la e. de ganancia A 1 A2 A 3 A1 A1 A 2
OS2
V : Offset de la e. de salida
OS3
18/27
Tema 7: No idealidades
Corriente de polarizacin de la entrada
Si hay
resistencias...
V OUT =k R I B
Origen?
19/27
Tema 7: No idealidades
Ganancia en lazo abierto
Origen?
V OUT = A D ( V NINV V INV )
Producto de las ganancias
de las tres etapas, V OUT V INV V INV V OUT 1+ k
= =
teniendo en cuenta las kR R V I N 1+ ( 1+ k ) A 1
D
impedancias de entrada y
salida. V NINV =V I N
20/27
Tema 7: No idealidades
Frecuencia de ganancia unidad /modelo polo dominante
AD
La insercin del condensador CC estabiliza el op amp pero A D ( s)
s
introduce un polo a bajas frecuencias. 1+
0
Nuevo polo en
V OUT ( s) 1+ k 1+ k 1+ k
= = A D 0
V I N (s ) 1+ ( 1+ k ) A1
D (s )
1 s s
1+ ( 1+ k ) A D + 1+
A D 0 A D 0 1+ k
1+ k 1+ k
21/27
Tema 7: No idealidades
Slew rate
dV OUT
SR N EG < < SR POS
dt
22/27
Tema 7: No idealidades
Valores de frecuencia de ganancia unidad y de slew rate
IQ 1 IQ SR
SR= f U= = SR0,326 N f U
CC 4 N V T C C 4 N V T
23/27
Tema 7: No idealidades
Limitacin de la tensin de salida
Ejemplo: En una etapa de salida AB, la tensin colector-emisor debe ser de, al
menos, 0,2 V.
24/27
Tema 7: Comparadores
Es un amplificador operacional?
25/27
Tema 7: Comparadores
NO IDEALIDADES (DE INTERS)
GANANCIA DIFERENCIAL
TIEMPO DE RESPUESTA
26/27
Tema 7: Comparadores
COMPARADOR REGENERATIVO
R1 V REF R 2 V SATN
V THN =
R1 + R 2
Si VOUT = +VSATP y VIN crece, el cambio ocurre en:
R1 V REF + R 2 V SATP
V THP = > V THN
R 1+ R 2
SE PUEDE AJUSTAR EL VALOR MEDIO Y LA ANCHURA DE CICLO
27/27