Documentos de Académico
Documentos de Profesional
Documentos de Cultura
FPGA-DSP
Introduccin
MatLab/Simulink
Simulink
2
C. Sisterna
ICTP 2012
ALGORITMOS DSPS
Algoritmo
DSP
Procesadores
FPGAs
DSP (AMD, TI)
Simulink +FPGA
4
ISE (Xilinx)
Sntesis y P&R Verificacin
Entorno ModelSim
ISE
Download al
FPGA
5
Xilinx FPGAs
XILINX FPGA BLOQUE DSP48
Nota: Dos DSP48 slices componen lo que se llama un Xtreme DSP Tile 7
Un DSP48 Tile
consiste de
dos DSP48
Slices
11
12
CLB
Bloques
DSP48
13
14
Procesamiento sequencial
processing limita max. frec.
dato salida
Data In
MAC tiempo compartida Reg
Reloj de alta frecuencia
complica la performance
Loop
Filtro FIR de 256 Tap Algorithm MAC
256 times unit
256 multiplica y acumula
(MAC) operaciones por dato Data Out
muestreado
Una salida cada 256 ciclos de
reloj
FPGA MACS
Procesamiento paralelo
maximiza frecuencia dato
de salida
Soporta cualquier nivel de
paralelismo Data In
Reg0 Reg1 Reg2 Reg255
Flexible architecture
Bloques DSP, Bloques de
Memoria, Registros,
Controladores de Reloj, etc.
RAZN 1
Reg
Reg
Reg
Reg
Data In
Coeficientes
X C0
X C1
X
C0 C2
X C3
X C255 X
MAC Unit
256
+ +
ciclos de 256 operaciones
Reg
reloj en 1 ciclo de reloj
Data Out
Data Out
20MHz
LPF ch1 80MHz
Samples
Samples
LPF ch2
LPF
LPF ch3
Filtro Multi Canal
LPF ch4
RAZN 3
+
+ +
+ DQ
+
+ DQ
+
+
+ +
Data In
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
C0
X C1
X
C0 C2
X C3
X C4 X C5 C0 C6
X X C7
X C30
X C31
X
+ + + + +
+ +
Sumadores
Implementados en
+ Latencia
Variable
L
gica +
Data Out
Ruteo y Locacin puede
reducir Performance
IMPORTANCIA BLOQUE DSP EN FPGA
Data In
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
C0 X C1
X C2 X C3 X C4 X C5
X C6 X C7
X C30
X C31 X
+ + + + Reg + + + + + +
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Reg
Data Out
MATLAB - SIMULINK
Introduccin
MATLAB - SIMULINK
Soporta:
Sistemas lineales y no lineales, modelados en tiempo
continuo, tiempo discreto (muestras) o un hbrido de los
dos.
23
Bloques:
DSPs
Comunicaciones
24
27
28
Salida del
FPGA
Entrada al
FPGA
FPGA
31
32
33
34
35
UFIX: es un nmero
representado sin signo
36
37
38
40
41
Simulink
Graficos
de Senal
Simulink
Fuente
de Senal
43
44
.vhd o .v
Archivos de Diseo .edn o .ngc
.xcf
.do
Archivos de Simulacin .dat
_tb.vhd o _tb.v
45
46
47
48
49
50