Introduccin:

El 19 de octubre de 1992, Intel anunci que la quinta generacin de su lnea de

procesadores compatibles (cuyo cdigo interno era el P5) llevara el
nombre Pentium en vez de 586 u 80586, como todo el mundo estaba esperando. Esta
fue una estrategia de Intel para poder registrar la marca y as poder diferir el nombre
de sus procesadores del de sus competidores (AMD y Cyrix principalmente).

Este microprocesador se present el 22 de marzo de 1993 con velocidades iniciales

de 60 y 66 MHz (112 millones de instrucciones por segundo en el ltimo caso),
3.100.000 transistores (fabricado con el proceso BICMOS (Bipolar-CMOS) de 0,8
micrones), cach interno de 8 KB para datos y 8 KB para instrucciones, verificacin
interna de paridad para asegurar la ejecucin correcta de las instrucciones, una unidad
de punto flotante mejorada, bus de datos de 64 bit para una comunicacin ms rpida
con la memoria externa y, lo ms importante, permite la ejecucin de dos instrucciones
simultneamente. El chip se empaqueta en formato PGA (Pin Grid Array) de 273 pines.

Como el Pentium sigue el modelo del procesador 386/486 y aade unas pocas
instrucciones adicionales pero ningn registro programable, ha sido denominado un
diseo del tipo 486+. Esto no quiere decir que no hay caractersticas nuevas o mejoras
que aumenten la potencia. La mejora ms significativa sobre el 486 ha ocurrido en la
unidad de punto flotante. Hasta ese momento, Intel no haba prestado mucha atencin
a la computacin de punto flotante, que tradicionalmente haba sido el bastin de las
estaciones de ingeniera. Como resultado, los coprocesadores 80287 y 80387 y los
coprocesadores integrados en la lnea de CPUs 486 DX se han considerado anmicos
cuando se les compara con los procesadores RISC (Reduced Instruction Set
Computer), que equipan dichas estaciones.

Todo esto ha cambiado con el Pentium: la unidad de punto flotante es una prioridad
para Intel, ya que debe competir en el mercado de Windows NT con los procesadores
RISC tales como el chip Alpha 21064 de Digital Equipment Corporation y el MIPS
R4000 de Silicon Graphics. Esto puede ayudar a explicar por qu el Pentium presenta
un incremento de 5 veces en el rendimiento de punto flotante cuando se le compara
con el diseo del 486. En contraste, Intel slo pudo extraer un aumento del doble para
operaciones de punto fijo o enteros.

El gran aumento de rendimiento tiene su contraparte en el consumo de energa: 13

watt bajo la operacin normal y 16 watt a plena potencia (3,2 amperes x 5 volt = 16
watt), lo que hace que el chip se caliente demasiado y los fabricantes de tarjetas
madres (motherboards) tengan que agregar complicados sistemas de refrigeracin.
Arquitectura
1. Vas de acceso mltiples

Lo que comenz con la tcnica del 386/486 de tener vas de acceso mltiples para la
ejecucin de instrucciones, se ve refinado en el Pentium ya que tiene un diseo con
doble va de acceso. El objetivo de sta es el de procesar mltiples instrucciones
simultneamente, en varios estados de ejecucin, para obtener una velocidad de
ejecucin general de instrucciones de una instruccin por ciclo de reloj.

El resultado final de la estructura doble va de acceso es un diseo superes calar que

tiene la habilidad de ejecutar ms de una instruccin en un ciclo de reloj dado. Los
procesadores escalares, como la familia del 486, tienen slo una va de acceso.

El procesador tiene dos vas de acceso de enteros, una en forma de U y otra en forma
de V y automticamente aparea las instrucciones para incrementar la proporcin de
instrucciones por ciclo de reloj para que sea mayor que 1. Si el tener mltiples
instrucciones pasando por dos vas suena como el equivalente de un tranque en el
trfico del microprocesador, eso no es as, porque hay reglas y restricciones que evitan
las colisiones y los retrasos.

Las dos vas no son equivalentes, o intercambiables. La va U ejecuta instrucciones de

enteros y de punto flotante, mientras que la va V slo puede ejecutar instrucciones
simples con enteros y la instruccin de intercambio de contenido de registros de punto
flotante.

2. Dependencias de procedimiento

Puede ocurrir un problema potencial con la ejecucin debido a las muchas trayectorias
que la secuencia de una instruccin puede tomar. El Pentium dibuja algo parecido a un
mapa de carreteras de los lugares a donde es posible que se dirija la instruccin y lo
usa para tratar de agilizar la ejecucin de la instruccin. Intel afirma que esta
caracterstica, por s sola, aumenta el rendimiento un 25%.
Si un procesador superescalar doble estuviera ocupado procesando instrucciones en
ambas vas de acceso y se encontrara una instruccin de salto que cambiara la
secuencia de ejecucin de la instruccin, ambas vas y el buffer de prebsqueda de
instruccin tendran que borrarse y cargarse con nuevas instrucciones, lo que
retrasara al procesador. Con la prediccin de la trayectoria a tomar, el procesador
precarga las instrucciones de una direccin de destino que haya sido pronosticada de
un juego alterno de buffers. Esto le da al procesador una ventaja para reducir los
conflictos y las demoras. El resultado es una mejor utilizacin de los recursos del
procesador.

Hay dos tipos de instrucciones de salto: condicional e incondicional. Un salto

incondicional siempre lleva el flujo de la instruccin a una nueva direccin de destino y
siempre se ejecuta. Una situacin ms incmoda es el salto condicional donde se
puede o no desviar el flujo del programa de acuerdo a los resultados de una
comparacin o cdigo de condicin y puede incluir varios tipos de instrucciones.
 3. Ejecucin de punto flotante en el Pentium

Se ha reconstruido por completo la unidad de punto flotante (FPU), a partir de la de los

386 y 486 y ahora tiene algunas de las caractersticas de los RISC. Hay ocho etapas
de va y las cinco primeras se comparten con la unidad de enteros. La unidad cumple
con la norma IEEE-754, usa algoritmos ms rpidos y aprovecha la arquitectura con
vas para lograr mejoras de rendimiento de entre 4 y 10 veces, dependiendo de la
optimizacin del compilador.

4. Ahorro de energa

El Pentium usa un modo de administracin de sistema (SMM) similar al que usa el 486
SL, que permite que los ingenieros diseen un sistema con bajo consumo. La
interrupcin de administracin del sistema activa el SMM por debajo del nivel del
sistema operativo o de la aplicacin. Se guarda toda la informacin sobre el estado de
los registros para despus restaurarla, y se ejecuta el cdigo de manejador de SMM
desde un espacio de direcciones totalmente separado, llamado RAM de administracin
del sistema (SMRAM). Se sale del SMM ejecutando una instruccin especial (RSM).
Esto lleva al CPU de nuevo al mismo punto en que estaba cuando se llam al SMM.

5. Nuevas instrucciones del microprocesador Pentium

CMPXCHG8B (Compare and Exchange 8 Bytes): Compara el valor de 64 bits ubicado

en EDX:EAX con un valor de 64 bits situado en memoria. Si son iguales, el valor en
memoria se reemplaza por el contenido de ECX:EBX y el indicador ZF se pone a uno.
En caso contrario, el valor en memoria se carga en EDX:EAX y el indicador ZF se
pone a cero.

CPUID (CPU Identification): Le informa al software acerca del modelo de

microprocesador en que est ejecutando. Un valor cargado en EAX antes de ejecutar
esta instruccin indica qu informacin deber retornar CPUID. Si EAX = 0, se cargar
en dicho registro el mximo valor de EAX que se podr utilizar en CPUID (para el
Pentium este valor es 1). Adems, en la salida aparece la cadena de identificacin del
fabricante contenido en EBX, ECX y EDX. EBX contiene los primeros cuatro
caracteres, EDX los siguientes cuatro, y ECX los ltimos cuatro. Para los
procesadores Intel la cadena es "GenuineIntel". Luego de la ejecucin de CPUID con
EAX = 1, EAX[3:0] contiene la identificacin de la revisin del microprocesador,
EAX[7:4] contiene el modelo (el primer modelo est indicado como 0001b) y EAX[11:8]
contiene la familia (5 para el Pentium). EAX[31:12], EBX y ECX estn reservados. El
procesador pone el registro de caractersticas en EDX a 1BFh, indicando las
caractersticas que soporta el Pentium. Un bit puesto a uno indica que esa
caracterstica est soportada. La instruccin no afecta los indicadores.

RDMSR (Read from Model-Specific Register): El valor en ECX especifica uno de los
registros de 64 bits especficos del modelo del procesador. El contenido de ese
registro se carga en EDX:EAX. EDX se carga con los 32 bits ms significativos,
mientras que EAX se carga con los 32 bits menos significativos.
RDTSC (Read from Time Stamp Counter): Copia el contenido del contador de tiempo
(TSC) en EDX:EAX (el Pentium mantiene un contador de 64 bits que se incrementa
por cada ciclo de reloj). Cuando el nivel de privilegio actual es cero el estado del bit
TSD en el registro de control CR4 no afecta la operacin de esta instruccin. En los
anillos 1, 2 3, el TSC se puede leer slo si el bit TSD de CR4 vale cero.

RSM (Resume from System Management Mode): El estado del procesador se restaura
utilizando la copia que se cre al entrar al modo de manejo del sistema (SMM). Sin
embargo, los contenidos de los registros especficos del modelo no se afectan. El
procesador sale del SMM y retorna el control a la aplicacin o sistema operativo
interrumpido. Si el procesador detecta alguna informacin invlida, entra en el estado
de apagado (shutdown).

WRMSR (Write to Model-Specific Register): El valor en ECX especifica uno de los

registros de 64 bits especficos del modelo del procesador. El contenido de EDX:EAX
se carga en ese registro. EDX debe contener los 32 bits ms significativos, mientras
que EAX debe contener los 32 bits menos significativos.