EXAMEN DEL CAPITULO 1 GRUPO_A

1. EN LA ESTRUCTURA NIVEL CONCEPTUAL DE BLAAW CUANTOS NIVELES

CONCEPTUALES SE IDENTIFICAN?
Se identifican tres niveles:

La arquitectura.
La configuracin.
La realizacin.

2.- EN QU SE DIFERENCIAN LA ARQUITECTURA CONCRETA Y ABSTRACTA?

La descripcin de la estructura y organizacin de un elemento se denomina arquitectura
concreta y su descripcin funcional es su arquitectura abstracta.

3.- MENCIONE Y DESCRIBA UNA APLICACIN PARA LAS CUALES SE NECESITAN

DESARROLLAR NUEVAS ARQUITECTURAS MS RPIDAS
Para el clculo del movimiento de un fluido se necesita un computador de 1 Petaflops y
una memoria de un Terabyte.
Para el diseo de un avin se necesita un computador de 1 Exaflops con una memoria
mayor a un Gigabyte.
Para la comprensin profunda de los mecanismos de la visin humana se necesita
velocidades de cmputo de 6x104 operaciones por segundo necesaria para la
simulacin del sistema visual humano en tiempo real con 600 Teraflops.

4.- APARTE DE LA POTENCIA QUE OTRAS FIGURAS DE MERITO EXISTEN

RELACIONADAS CON EL CONSUMO DE ENERGIA DE LOS CIRCUITOS INTEGRADOS

-El aumento de la densidad de los transistores y el funcionamiento a frecuencias

elevadas.
-La densidad de potencia
-La potencia pico
-La potencia dinmica
-La energa necesaria para realizar un clculo

5.- PUEDE EL SISTEMA OPERATIVO CONTROLAR LA TENSION A LA QUE TRABAJA EL

PROCESADOR?
Si, El sistema operativo puede encargarse de controlar la tensin a la que trabaja el
procesador (tcnica de escalado de la tensin).Para esto existen dos alternativas. En la
primera el sistema operativo puede fijar la tensin directamente a travs de la
correspondiente interfaz (usualmente escribiendo en el registro), ya las aplicaciones utilizan
las funciones del sistema operativo para controlar los valores de tensin que precisan. En
la segunda alternativa, el sistema operativo tambin dispone de una interfaz para
establecer los valores de tensin, pero es el propio sistema operativo el que detecta la
necesidad de variar los niveles de tensin al ejecutarse las aplicaciones. Aunque es difcil
determinar la mejor distribucin temporal de la tensin para una aplicacin, esta tcnica
permite que no haya que disear las aplicaciones para que lleven a cabo el control de la
tensin.

6.- QU ES TAXONOMA EN ARQUITECTURA DE COMPUTADORES?

Es la clasificacin de las arquitecturas de las computadoras, persigue dividir el universo de
elementos sobre el que se aplica, en este caso computadores, en una serie de clases
 caracterizadas por un conjunto de propiedades, comportamiento frente a determinadas
situaciones, etc. De esta forma si se sabe, si se sabe a qu clase pertenece un
computador, automticamente se conocen toda una serie de caractersticas interesantes
del mismo.

7.- ENUNCIE LOS TIPOS DE BENCHMARK Y SUS USOS

- Aplicaciones reales: Pueden presentar problemas de portabilidad relacionados con la
dependencia del compilador o la interaccin con el SO. A veces se utilizan aplicaciones
modificadas para simular interacciones multiusuario complejas.

- Ncleos o kernels: Se trata de pequeos trozos de programas reales seleccionados para

evaluar caractersticas especficas de una mquina o explicar causas de las diferencias de
comportamiento entre maquinas distintas.

- Programa de prueba simples o toys: Son programas pequeos fciles de escribir y de

resultado conocido.

- Programas sintticos: Se trata de programas que reproducen los porcentajes de

instrucciones y uso de recursos de cargas de trabajo reales.

8.- CULES SON LOS FACTORES QUE DETERMINAN EL PRECIO FINAL DE UN

COMPUTADOR?
-Costes de los componentes: Bsicamente circuitos integrados

-Costes directos: Relacionados con la fabricacin del producto concreto.

-Margen Bruto: Costes indirectos que no se pueden asociar al producto concreto (Ventas
marketing, mantenimiento de equipos impuestos, etc.)

-Ganancia de venta: Incluye el beneficio que obtiene el vendedor y los costes de

distribucin del producto

9.- EN QUE CONSISTE LA TCNICA CODIGO GRAY PARA REDUCIR EL CONSUMO DE

ENERGIA EN LOS BUSES
Una tcnica para reducir el consumo en los buses consiste codificar las direcciones
mediante el cdigo Gray. Esto permite reducir el nmero de transistores de nivel en las
lneas del bus dado que las direcciones suelen cambiar secuencialmente, particularmente
en las transferencias de lneas acache.

10.- CULES SON LAS DEFINICIONES DE MIPS Y MFLOPS EN TRMINOS DE CPU, Y

PARA QU SIRVEN?

=
106

___
=
106

Estas definiciones sirven para caracterizar el nivel de prestaciones de un computador y

facilitar la comparacin entre distintos sistemas a travs de una nica cantidad.
 EXAMEN DEL CAPITULO_2_GRUPO_A

1.- CULES SON LAS PARTES DEL CAUCE DE 5 ETAPAS EN LOS PROCESADORES
ARM?
-Captar instrucciones
-Decodificar, leer registros
-Ejecucin (ALU)
-Acceso a memoria de datos
-Escritura en Registro

2.- ENUMERE LA TAXONOMA DE LAS INTERRUPCIONES.

- Generadas por el propio procesador para indicar una condicin de error. Estas interrupciones
reciben usualmente el nombre de excepciones y entre ellas estn las originadas por anomalas
en las operaciones aritmticas.

- Generadas por el propio procesador para acceder a un servicio del sistema operativo. Dentro
de este tipo de interrupciones estn la originada por un fallo de pgina, las interrupciones que
introduce el programador en el propio cdigo, etc.

- Generadas fuera del procesador para indicar una condicin de error. Son las originadas por
errores en el hardware del computador, fallos de alimentacin, etc.

- Generadas fuera del procesador para acceder a un servicio del sistema operativo. Estas
corresponden a las peticiones de servicio de los dispositivos E/S, a eventos de temporizacin,
etc.

3.- CUL SERA LA POLTICA MS ADECUADA PARA DISEAR LA UNIDAD DE

CONTROL EN UN CAUCE MULTIFUNCIONAL?
Lo ms razonable sera utilizar una poltica de tipo avaricioso, de forma que, en cada
estado, cuando se tenga que iniciar una instruccin de un tipo determinado, se espere el
mnimo nmero de intervalos para que no haya colisiones.

4.- CMO SE OBTIENEN LOS CICLOS AVARICIOSOS?

Se parte de un estado y se toma el camino que implica iniciar la operacin esperando el
tiempo mnimo posible. Es decir, tomando el arco correspondiente a la latencia no
prohibida ms pequea del estado. Se pasa a un nuevo estado y se sigue el mismo
procedimiento hasta que se cierra el ciclo

5.- QU SON MLTIPLES CAUCES Y EN QU PROCESADORES SON USADOS?

Los cauces mltiples son aquellos en los que existen unidades funcionales diferentes las
que son utilizadas por las instrucciones segn el tipo de operacin que implementan. Por
ejemplo una instruccin de multiplicacin de coma flotante utilizara un multiplicador en
coma flotante en su etapa de ejecucin, una suma en coma flotante utilizara un sumador
en coma flotante en su etapa de ejecucin, etc. Una posibilidad dentro de la opcin de
disponer cauces mltiples es la de disponer de unidades funcionales repetidas. Para
decidir de qu unidades es mejor tener varas copias habra que tener en cuenta la
frecuencia de uso de cada tipo de instrucciones. Los Cauces Mltiples permiten que las
instrucciones terminen desordenadamente y son usados fundamentalmente en los
procesadores superescalares.
6.- CULES SON LAS OPCIONES DE ANULACIN DE INSTRUCCIONES CAPTADAS
ERRNEAMENTE QUE PUEDEN IMPLEMENTAR LOS PROCESADORES
SEGMENTADOS?

7.- EN QU CONSISTE EL INTERBLOQUEO ENTRE ETAPAS?

Se introducen elementos hardware en el cauce para detectar la existencia de
dependencias. En el caso de que se detecte una; la instruccin que debe leer el resultado
proporcionado por la primera se detiene se detiene el nmero de ciclos necesario.
Mediante esta tcnica se consigue que el programa termine correctamente (igual que
cuando se introduce un NOP), pero se siguen perdiendo siclos sin que se terminen
instrucciones, no evitndose una disminucin de prestaciones.

8.- EN QUE SE BASA UNA IMPLEMENTACIN SEGMENTADA?

Una implementacin segmentada del sistema se basa en dividir la ejecucin de la

operacin en una serie de fases que se realizan una despus de la otra y en redisear el
sistema de forma que cada una de esas fases se ejecute independientemente de las otras,
en cada una de las etapas que constituyen el sistema segmentado.

9.- CULES SON LAS ALTERNATIVAS MS IMPORTANTES PARA EVITAR LOS

PROBLEMAS DE LOS RIESGOS RAW?
- La reorganizacin de cdigo.
- El interbloqueo entre etapas.
- Los atajos.

10.- QU FORMATO TIENEN LAS INSTRUCCIONES DE SALTO?

Las instrucciones de salto tienen el formato bcnd Ra, donde cnd es la condicin de la que
depende el salto (z,nz,), y se refiere al resultado de la ltima instruccin anterior a la
instruccin de salto que modifica los bits de estado. El desplazamiento respecto al valor de
PC que determina la direccin de destino del salto se encuentra almacenado en el registro
Ra que se indica en la instruccin.
 EXAMEN DEL CAPITULO 3 GRUPO_A

1.- CULES SON LAS ESTRATEGIAS PARA SOLUCIONAR LAS INTERRUPCIONES

PRECISAS EN UN PROCESADOR SUPERESCALAR?
-Interrupciones precisas con buffer de reordenamiento (ROB).

-Interrupciones precisas con buffer de historia

- Interrupciones precisas con puntos de chequeo-reparacin

- Interrupciones precisas con registros de futuro y ROB

2. CULES SON LAS PRINCIPALES ESTRATEGIAS PARA MEJORAR EL

PARALELISMO DE INSTRUCCIONES?
Decodificacin paralela y uso de la predecodificacin.
La emisin paralela de instrucciones a las unidades funcionales.
La ejecucin paralela de las operaciones codificadas en las instrucciones en las distintas
unidades funcionales.
La finalizacin del procesamiento de las instrucciones.
La deteccin y resolucin de dependencias.
El mantenimiento de la consistencia secuencial mediante el desacoplo de la ejecucin
de la instruccin y la escritura de resultados.

3. CULES SON LOS CAMPOS DEL ROB EN UN ACCESO ASOCIATIVO?

En el caso de acceso asociativo cada lnea de buffer tiene cinco campos:

Asignacin vlida.
Registro de destino.
Contenido.
Contenido vlido
Bit de asignacin ltima

4. DE QUE PARTES CONSTA EL PROCESAMIENTO DE UNA INSTRUCCIN?

Etapa de captacin de instrucciones
Etapa de decodificacin
Etapa de emisin
Etapa de ejecucin
Etapa de escritura

5. QU ES LA VENTANA DE EMISIN?
Es una estructura que se implementa a travs de una cola de registros donde se almacenan
las instrucciones que han sido decodificadas, y que estn a la espera de ser emitidas a las
unidades funcionales donde se ejecuta la operacin que codifican.
6. PARA QUE SE AADE UNA SERIE DE BITS EN LA ETAPA DE PREDECODIFICACIN?
En la etapa de predecodificacion se aaden a la instruccin una serie de bits para acelerar
la decodificacin completa de las instrucciones en la etapa posterior de decodificacin. El
nmero de bits que se aaden puede estar entre 4 y 7 en las arquitecturas RISC y algunos
ms en las arquitecturas CISC.
7.- CUL ES LA DEFINICIN DE UN PROCESADOR SUPERESCALAR?

Son procesadores segmentados cuyas etapas se han diseado de forma que puedan
procesar ms de una instruccin por ciclo, incorporando en su microarquitectura el
hardware necesario para la gestin dinmica de los riesgos de datos y de control.
8.- QU ES EJECUCIN DE LA INSTRUCCIN Y PROCESAMIENTO DE LA
INSTRUCCIN?
Ejecucin de la instruccin se refiere a que la instruccin est en su etapa de ejecucin, y
procesamiento de la instruccin indica que la instruccin est en alguna de las etapas del
cauce. Cuando se dice que una instruccin ha terminado de ejecutarse se alude a que ha
terminado su etapa de ejecucin, mientras que cuando la instruccin ha salido del cauce,
se dice que ha terminado o finalizado su procesamiento.

9.- QU ES UNA ESTACIN DE RESERVA?

Es una estructura similar a la ventana de instrucciones pero especfica para cada unidad
funcional o para un conjunto de unidades funcionales.

10.- QU POSIBILIDADES EXISTEN PARA LA DETECCIN TEMPRANA DE

INSTRUCCIONES DE SALTO?
- Deteccin paralela.
- Deteccin anticipada.
- Deteccin integrada en la captacin.