UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO

_____________________________________________________________________________
FACULTAD DE CS. QUIMICAS, FISICAS Y MATEMATICAS

DEPARTAMENTO ACADEMICO DE INFORMATICA

SILABO

I. DATOS GENERALES

1.1 Asignatura : ORGANIZACION Y ARQUITECTURA DEL

COMPUTADOR

1.2 Categora : OE

1.3 Cdigo : IF501AIN

1.4 Crditos :4

1.5 Horas Tericas :3

1.6 Horas Prcticas :2

1.7 Requisito : FI357

1.8 Horario y Aula : T:VI 8 -9 IN-203; T:MA 9 -11 IN-203; P:JU 9 -11 IN-203;

1.9 Semestre Acadmico : 2015-1

1.10 Carrera Profesional : ING. INFORMATICA Y DE SISTEMAS

1.11 Docente : ENCISO-RODAS-LAURO

1.12 Email Docente : garoji@hotmail.com

II. SUMILLA.

La asignatura contiene una amplia gama de temas que estn referidas a Sistema de
nmeros binarios.- Operaciones con nmeros binarios.- Algebra de Boole.- Diseo de
sistemas combinacionales.- El procesador.- Rendimiento de lneas entubadas.-
Jerarquas.- Interfase de procesadores.- Perifricos y Multiprocesadores.- Lgica
secuencial.- Anlisis de redes secuenciales.- Reduccin de tablas de estado que son
usados para el desarrollo de la asignatura dirigido a estudiantes con base en algoritmo

III.- OBJETIVOS.

3.1. OBJETIVO GENERAL

Pgina 1

Oficina de Capacitacin y Evaluacin Acadmica Centro de Cmputo

30/04/2015 21:51:45
 UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO
_____________________________________________________________________________
Impartir a los estudiantes los conocimientos tericos del diseo de circuitos digitales,
cambios en redes, y rendimiento de computadores
Al finalizar el desarrollo de la asignatura, los alumnos sern capaces de:
Analizar y disear algoritmos de nmeros binarios, conversin, operaciones con
binarios
Analizar, disear e implementar circuitos combinacionales y secuenciales
Analizar, disear e implementar autmatas digitales.
Entender conceptos fundamentales de diseo de computadores

3.2 OBJETIVOS ESPECIFICOS

Al finalizar el desarrollo de la asignatura, los alumnos sern capaces de:

Analizar, disear e implementar circuitos combinacionales y secuenciales
Analizar, disear e implementar autmatas digitales.
Entender conceptos fundamentales de diseo de computadores

IV.- CONTENIDO DE LA ASIGNATURA

CAPITULO I ORGANIZACIN DE COMPUTADORAS Y SISTEMAS

BINARIOS
1.1 Historia de Computadores
1.2 Organizacin de Computadores
1.3 Sistemas de Numeracin.- Cdigos binarios.
1.4 Cdigos Binarios: Gray, BCD.- Operaciones
1.5 Algoritmos de Adicin, Multiplicacin y Divisin.
1.6 Algoritmos de Aritmtica del Punto Flotante.- Operaciones de multiplicacin,
divisin

CAPITULO II ALGEBRA DE BOOLE

2.1 Operaciones bsicas
2.2 Funciones Lgicas: Suma cannica de productos.- Producto cannico de sumas
2.3 Minimizacin y maximizaciones.- Simplificaciones.- Factorizaciones
2.4 Mapas de Karnaugh
2.5 Mtodo de Quine McCluskey

CAPITULO III DISEO DE SISTEMAS COMBINACIONALES

3.1 Elementos lgicos: AND, OR, NAND, NOR.- Redes de Nivel Mltiple.
3.2 Multiplexores y demultiplexores
3.3 Codificadores y decodificadores
3.4 Read Only Memory (ROM), PROM, EPROM
3.5 Programmable Logic Arrays (PAL)

Pgina 2

Oficina de Capacitacin y Evaluacin Acadmica Centro de Cmputo

30/04/2015 21:51:45
 UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO
_____________________________________________________________________________
CAPITULO IV RENDIMIENTO DEL COMPUTADOR
4.1 Medidas del rendimiento
4.2 Tiempo total de ejecucin.- Throughput
4.3 Ecuacin del rendimiento del CPU.- Comparacin de segmentos de cdigo
4.4 Evaluacin del rendimiento

CAPITULO V MEJORA DEL RENDIMIENTO CON SEGMENTACION

5.1 Segmentacin
5.2 Ruta de datos segmentados.
5.3 Control de segmentacin.- Peligros de datos y Reenvo
5.4 Riesgos de datos y paradas.- Peligros en ramas.
5.5 Excepciones.- Segmentacin avanzada

CAPITULO VI MEMORIA Y JERARQUIAS

6.1 Ley de Amdahl.- Principio de localidad.- Temporal y espacial
6.2 Jerarquas de memoria
6.3 Memorias cache.- Manejo y Acceso a Memoria Cache
6.4 Medicin y mejoras en el rendimiento de memorias cache
6.5 Memoria Virtual.- Escrituras.- Integracin de memoria virtual, TLB y caches

CAPITULO VII LGICA SECUENCIAL

7.1 Seguros sncronos RS
7.2 Seguros sncronos D
7.3 Flip Flop RS, JK, T, D
7.4 Contadores.- Contadores BCD
7.5 Diseo de contadores usando Flip Flop RS, JK, D
CAPITULO VIII ANALISIS DE REDES SECUENCIALES
8.1 Chequeo de paridad secuencial por trazas de seal.- Anlisis de tablas de tiempo
8.2 Tablas y grafos de estado
8.3 Derivacin de tablas de estado
8.4 Reduccin de grafos de estado
8.5 Eliminacin de estados redundantes
8.6 Estados equivalentes.-Determinacin de estados equivalentes usando tablas de
implicacin
8.7 Redes secuenciales equivalentes

CAPITULO IX LA UNIDAD DECONTROL (Opcional, si el tiempo lo

permite )
9.1 Unidad de Control
9.1.1 Micro-operaciones
9.1.2 Control del CPU
9.1.3 Implementacin cableada
9.2 Control micro programado:
9.2.1 Concepto bsicos
9.2.2 Secuenciamiento de microinstrucciones
9.2.3 Ejecucin de microinstrucciones
9.2.4 Aplicaciones de la microprogramacin

Pgina 3

Oficina de Capacitacin y Evaluacin Acadmica Centro de Cmputo

30/04/2015 21:51:45
 UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO
_____________________________________________________________________________
El presente silabo est sujeto a cambio.

4. METODOLOGA

El desarrollo de la asignatura se divide en secciones de teora y prctica, siendo el

desarrollo de la teora eminentemente expositivo y de discusin sobre el tema; mientras el
desarrollo de las prcticas sern con ayuda de herramientas computacionales Python, C y
C++

5.- EVALUACIN

Los exmenes parcial y final se obtienen usando las formulas:

2 * EP TR 1EP 2 EP 3EP
1EP 2 EP 3EP PF
3 3

1EP, 2EP, 3EP: Promedios Exm parciales TR: Asignaciones PF:

Promedio final

6. BIBLIOGRAFA

1. Roth Charles H. Fundamentals of Logic Design, 6th Edit. West Publishing Company,
2006
2. Roth, Ch. Jr. Digital System Design Using VHDL, CENGAGE 2nd Ed. 2008, USA
3. John Hennessy & David A Patterson, Computer Organization and Design The
Hardware/Software Interface, 3er Edition, Morgan Kaufmann, 2005
4. Stallings, William, Organizacin y Arquitectura de Computadores, 4th.Edicin,
Prentice Hall, 1997
5. Deitel & Deitel, C++ How to Program, 3rd Edit, PRENTICE HALL, 2003

Las asignaciones se entregaran en la fecha indicada, Entregas tardas tendrn penalidad del 10% por da
de retrazo. No esta permitido exmenes de rezagados salvo por salud y con certificado medico.

En caso de plagio o copia de trabajos del compaero de clase ser merecedor(a) a la nota Cero en el
promedio final y a la sancin que establece el Reglamento de Evaluacin de la Universidad.
Tenga en mente siempre lo tico y lo acadmico

Pgina 4

Oficina de Capacitacin y Evaluacin Acadmica Centro de Cmputo

30/04/2015 21:51:45