Documentos de Académico
Documentos de Profesional
Documentos de Cultura
APUNTES
Marcelo Guarini H.
Departamento de Ingeniera Electrica
Pontificia Universidad Catolica de Chile
2003
2
Indice
1 Introduccion 1
1.1 Instrucciones Generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Gua para la preparacion de informes . . . . . . . . . . . . . . . . . . . . . . . . 4
5 Aspectos practicos 49
5.1 Consideraciones practicas en el uso de circuitos TTL . . . . . . . . . . . . . . . 49
5.2 Consideraciones practicas en el uso de circuitos CMOS . . . . . . . . . . . . . . 58
5.3 Interconexion entre integrdos TTL y CMOS . . . . . . . . . . . . . . . . . . . . 59
3
4
INDICE
Captulo 1
Introduccion
El Laboratorio de Sistemas Digitales, IEE 2782, es un complemento del curso Sistemas Digitales,
IEE2712. Se orienta a capacitar al alumno con la experiencia practica para medir, simular y
construir circuitos digitales utilizando integrados de escala menor (SSI), de escala media (MSI) y
de gran escala (LSI), incluyendo microprocesadores de 8 bits.
El curso consiste en el desarrollo de 6 a 7 experiencias. Se espera que el alumno este famil-
iarizado con funciones Booleanas, maquinas combinacionales y maquinas secuenciales al nivel
que son tratadas en el curso de Sistemas Digitales (IEE2712). Este manual contiene informacion
tecnica adicional a la del curso, referente a los circuitos integrados TTL y CMOS, e incluye un
apendice con informacion acerca de los microprocesadores PIC de Microchip. Los alumnos deben
estudiar y entender claramente las materias incluidas en este manual, para poder desarrollar exi-
tosamente las experiencias del Laboratorio.
El trabajo de Laboratorio se organiza en grupos de dos alumnos y es evaluado a traves de:
participacion,
Informes escritos,
controles
Las notas son individuales, por lo que es importante que ambos alumnos de un grupo par-
ticipen activamente en cada una de las experiencias. Ambos nombres deben aparecer tanto en los
preinformes como en los informes.
1
2
CAPITULO
1. INTRODUCCION
los alumnos pueden hacer uso de las dependencias del Laboratorio para avanzar o completar
sus trabajos, en horarios en que sea posible hacerlo, esto es, cuando no haya otros cursos de
laboratorio en desarrollo y respetando el horario de trabajo del tecnico a cargo.
El trabajo de laboratorio esta organizado en grupos de dos alumnos cada uno. Al comenzar
el semestre cada grupo recibira una caja conteniendo tarjetas para desarrollo de prototipos
(protoboards), circuitos integrados y componentes adicionales para desarrollar las experi-
encias. Cada grupo sera colectivamente responsable de los materiales recibidos y debera
devolverlos, en buen estado, una vez finalizado el semestre. Los materiales seran revisados
por el encargado de bodega y los que esten en malas condiciones deberan ser repuestos por
el grupo responsable.
Los ayudantes y el profesor estaran presentes en el laboratorio solo durante las horas pro-
gramadas para el curso.
El trabajo correspondiente a una experiencia completa consiste de las siguientes cuatro eta-
pas:
1. Los distintos grupos deben realizar el diseno de la experiencia que corresponde efec-
tuar y entregarlo el Martes inmediatamente anterior, de tal forma que los ayudantes
puedan revisarlo y predeterminar si el circuito funcionara una vez armado correc-
tamente. El circuito esquematico debe contener el maximo de detalles y debe ser
acompanado de una lista con todos los materiales requeridos. Adicionalmente, debe
incluirse una simulacion computacional del hardware utilizando el software Logic
Works.
2. La sesion de laboratorio debe destinarse a la implementacion del circuito y a solu-
cionar las posibles fallas (debugging del circuito). El debugging puede llegar a con-
sumir la mayor parte de su tiempo en el laboratorio. Es muy probable que en esta
etapa se requiera del apoyo de un ayudante. Para minimizar errores en la construccion
de su circuito y facilitar la labor de debugging, siga cuidadosamente las sugerencias
recomendadas en el proximo captulo.
3. Cuando haya completado la implementacion de su experiencia, debera demostrarla al
ayudante o al profesor, contestando las preguntas que ellos le formulen. Cada uno de
los miembros del grupo debe ser capaz de contestar las preguntas relativas a todos los
1.1. INSTRUCCIONES GENERALES 3
Cuando las experiencias contemplen el desarrollo de software, por ejemplo en las experien-
cias con microprocesadores, los puntajes de referencia son:
2. Resumen. Uno a tres parrafos donde se describe en forma breve el experimento y los
principales resultados. Piense en alguien que no tiene tiempo para leer el informe pero que
desea saber de que se trato la experiencia y cuales fueron los resultados.
4. Descripcion del hardware. Se requiere una descripcion en bloques del circuito propuesto
y una explicacion de la funcion que lleva a cabo cada uno de ellos. Ademas, se debe inclur
una discusion sobre como y porque las distintas partes del circuito funcionan.
8. Diagrama de flujo. Incluya un diagrama de flujo del software propuesto. Asigne un bloque
a cada sub-unidad y/o subrutina del programa.
9. Codigo. Presente una copia del programa completo documentado, es decir, incluyendo
comentarios que describan paso a paso lo que hacen los diversos grupos de instrucciones, o
instrucciones individuales si es necesario.
10. Discusion y conclusiones. Incluya todos los comentarios acerca del desarrollo de la ex-
periencia, especificando los materiales utilizados, los problemas que se encontraron, como
se resolvieron, los resultados inesperados, etc. Indique las conclusiones que se desprenden
de su trabajo, haciendo lo posible por dar una explicacion breve y clara de los resultados
obtenidos.
6
CAPITULO
1. INTRODUCCION
Captulo 2
En este captulo se introducen los principales componentes utilizados en el desarrollo de las expe-
riencias del Laboratorio de Sistemas Digitales. Para cada uno se incluye una breve descripcion y
las limitaciones y cuidados que se deben observar en su uso.
2.1 Protoboard
El primer dispositivo es el protoboard o tarjeta para el desarrollo de prototipos. Consiste en una
placa de plastico con un gran numero de pequenos conectores, que permiten realizar en forma
simple y eficiente las conexiones electricas y de senal de un circuito. En los bordes, a lo largo
de la placa, existen Buses conectados internamente, que permiten llevar a lo largo del circuito el
voltaje de alimentacion, , y la tierra. Se recomienda utilizar alambres de color rojo
para la alimentacion positiva, , y alambres de color negro para la Tierra. Cuando la senal de
reloj se debe distribuir a lo largo del prototipo, se recomienda utilizar uno de estos Buses. En este
caso utilice alambre de color azul. El codigo de colores sugerido, contribuira a que los ayudantes
puedan participar en forma eficiente en la identificacion rapida de problemas en su circuito.
Entre los Buses, a cada lado del centro de la placa, existe dos campos de pequenos orificios,
que permiten interconectar los diferentes componentes del circuito. Cada uno de los cinco orificios
que forman una columna estan conectados entre s. Esto permite conectar mas de un alambre en
cada pin de un componente, sin tener que soldar. Los circuitos integrados se insertan en el centro
de la placa, de tal forma que cada patita o pin, tenga un conjunto de 4 conexiones disponibles,
como se muestra en la figura 2.1
La insercion de alambres de conexion en el protoboard es una operacion simple pero debe
hacerse en forma cuidadosa. De otra forma provoca problemas de conexiones, que, aunque se ven
bien hechas, pueden no estarlo. Descubrir estas fallas generalmente lleva horas de trabajo frus-
trante.
Pele unos 8 a 9 mm de aislacion en el extremo del alambre a ser insertado. Si tiene que insertar
ambos extremos, pele ambos de la misma forma. Inserte el alambre en el protoboard hasta que
7
8
CAPITULO PARA EL ARMADO DE CIRCUITOS
2. GUIA
Figura 2.1: Esquema de interconexiones en una tarjeta para desarrollo de prototipos (protoboard).
desaparezca todo el alambre expuesto (sin aislacion). Por ningun motivo permita que la aislacion
penetre en la placa.
pines. Note que no puede utilizar como referencia el texto escrito sobre el integrado, ya que e ste
no siempre esta al derecho. Existen dos formas para identificar el pin numero 1. La primera, es
un pequeno punto bajo relieve en el encapsulado plastico, ubicado justo sobre el pin 1. La
segunda, es una indentacion en el encapsulado, que se ubica a la izquierda, mirando el integrado
desde arriba. En este caso,el pin 1 es el de mas a la izquierda en la fila de abajo. El resto de
los pines se cuentan en forma contraria a los punteros del reloj comenzando del pin 1, como
se muestra en la figura 2.2.
14 13 12 11 10 9 8 16 15 14 13 12 11 10 9
2 3 4 5 6 7 2 3 4 5 6 7 8
Pin 1 Pin 1
Figura 2.2: Ubicacion del pin No 1 en un circuito integrado TTL con encapsulado 14 pin DIP y
16 pin DIP.
LL L L H
LH L H H
HL L H L
HH H H L
uales de circuitos integrados y gran parte de los libros de sistemas digitales se refieren a salida
alta, H (High), si el voltaje de salida es alto (2.4 a 5.0 volts para la familia TTL), y a salida baja, L
(Low), si el voltaje de salida es bajo (0 a 0.4 volts para la familia TTL). La misma consideracion
se hace para los voltajes de entrada. De esta forma, la tabla de verdad para las funciones AND OR
y NOT queda definida como se muestra en la tabla 2.1.
transistor conectado como amplificador inversor. Si la senal de entrada, generada por el resto del
circuito en el integrado es H, el transistor conduce y Si la entrada es L, el transistor no conduce.
+ 5V
Salida de colector Resistencia
abierto 5 k externa
Figura 2.3: Tpica salida open collector. La resistencia de 5 k
no se incluye, debe ser conectada
en forma externa.
+ 5V
Resistencia
5 k externa
Figura 2.4: Resistencia pull-up comun conectada a multiples salidas de colector abierto.
En la figura 2.4, si la entrada de cada transistor de salida es L, la senal comun sera H (aprox-
imadamente 5 volts). Si solo una senal de entrada a un transistor es H, la senal de salida comun
sera L (aproximadamente 0 volts). Note que esta es una forma muy simple de realizar la funcion
AND de todas las salidas conectadas entre s. Esta tecnica se conoce como wired-AND (AND
alambrado) por motivos obvios.
relativamente baja de las entradas TTL, la conexion directa de una entrada a la lnea de 5 volts
puede danar el integrado. La resistencia de 4.7 K
cumple con la funcion de limitar la corriente
de entrada. Recuerde: nunca conecte una entrada TTL directamente a una lnea de 5 volts.
Cuando una entrada TTL se deja abierta (entrada flotante), ocurre un fenomeno interesante. Se
tiende a pensar que la entrada correspondera a un nivel L o 0 logico. Esto no es as, las entradas
TTL no conectadas por lo general tienden a flotar en un nivel H, pero no siempre ocurre
as. Algunas condiciones de carga particulares en un integrado TTL pueden hacer que una entrada
abierta flote hacia un nivel L o 0 logico. NUNCA confe en que el integrado proporcionara
deseado por s solo. Utilice una resistencia pull up (4.7 K
por ejemplo) para
el nivel de senal
garantizar una senal H o conecte la lnea a tierra para garantizar una senal L, segun corresponda.
2.7 LEDs
Los LEDs, light emitting diodes, se utilizan con frecuencia para indicar el nivel logico de entradas
y salidas digitales. Pueden conectarse para encender con una senal H (5 volts) o con una senal L
(0 volts). La idea basica es conectar uno de los terminales del LED a la lnea de poder, y el otro a
la senal que se desea leer. Sin embargo, hay que tener en cuenta un par de detalles importantes. En
primer lugar los LEDs tienen polaridad, es decir, funcionan solo si se conectan en una direccion.
Conectados al reves, no funcionan.
El triangulo en el crculo del smbolo esquematico de la figura 2.5 es una flecha que apunta
en la direccion del flujo de corriente positivo, es decir, de mayor voltaje positivo a menor voltaje.
Los LEDs deben conectarse de manera que la flecha apunte hacia el voltaje menor, usualmente
hacia tierra. Desafortunadamente, los LEDs comerciales no tienen una flecha impresa en el en-
capsulado. Sin embargo, tienen un pequeno borde plano cerca de uno de los terminales que indica
la conexion negativa. En los LEDs mas modernos, el terminal mas corto es el negativo. Ambas
convenciones se muestran en la figura 2.6. Sea cuidadoso, no es raro que alguien haya cortado las
patas en forma contraria y no corresponda a la polarizacion correcta.
El otro aspecto importante de tener en cuenta es que los LEDs soportan una corriente maxima
de unos 20 mA. Una corriente mayor hara que el LED se queme.
El problema es que la relacion voltaje corriente de un LED es la de un diodo, por lo tanto,
una vez que entra en la zona de conduccion y se enciende, un pequeno aumento de voltaje entre
sus terminales provocara un gran aumento en la corriente, como se muestra en la figura 2.7(a).
El voltaje de funcionamiento de un LED color rojo es de aproximadamente 1.8 volts, el de los
LEDs amarillo y verde de 2.2 volts y el de los LEDs azul y blanco de 3.5 volts. Si se conecta un
LED en un circuito de 5 volts, e ste consumira una cantidad de corriente muy alta y se quemara
instantaneamente. Es necesario absorber el voltaje restante impidiendo que circulen mas de 20 mA
en los LEDs de 5 mm y mas de 10 mA en los LEDs de 3mm. Para esto se utiliza una resistencia
2.8. DISPLAYS DE 7 SEGMENTOS 13
Sin embargo, como los LEDs aun encienden con una corriente bastante menor, conviene
elegir un margen de seguridad mayor utilizando una resistencias de unos 330
. Como general, la
polarizacion recomendada para un LED es de entre 5 mA y maximo 15 mA.
25 mA _ +
+ 5V
Seal activa L
1/6 7406 330
V
1V
(a) Caracterstica I-V de un LED (b) Conexin de un LED a un driver TTL
Figura 2.7: Caracterstica I-V de un LED rojo y su conexion utilizando una resitencia limitadora.
Al utilizar LEDs para visualizar datos binarios, hay que asegurarse de utilizar compuertas
conocidas como drivers, por su mejor manejo de corriente. La figura 2.7(b) muestra dos formas
apropiadas para alimentar un LED. Los TTL de colector abierto son una alternativa ideal. En el
primer caso, con una senal activa H el inversor entrega una salida L, completando de esta forma
el circuito para encender el LED. Note que el chip actua como una conexion a tierra para el LED.
En el segundo caso, una senal activa L de entrada permite el encendido del LED.
NOTA: Los LEDs se danan si se les aplica una tension negativa superior a -3 volts.
tos a la vez, es posible generar los 10 dgitos decimales. El terminal positivo de los 7 LEDs estan
conectados entre si y deben conectarse a la lnes de + 5 volts. Las siete lneas de tierra son in-
dependientes y deben conectarse cada una a una resistencia limitadora de corriente antes de ser
conectada a la salida de un driver TTL para siete segmentos. Los drivers mas utilizados para
este tipo de displays son los integrados 7446 y 7447. Ambos tienen la misma configuracion de
pines, de tal forma que pueden ser intercambiados. NOTA IMPORTANTE: no olvide conectar
resistencias limitadoras de 330
en cada segmento.
2.9 Condensadores
Un condensador consiste de dos placas o laminas metalicas separadas por un material dielectrico.
Para nuestros propositos es suficiente saber que un condensador permite el paso de senales de alta
frecuencia, impidiendo el paso de las senales de baja frecuencia. La frecuencia de corte entre las
altas y bajas frecuencias es una funcion de la capacidad del condensador. Mientras mas baja es
la capacidad, mas alta es la frecuencia de corte. Algunos condensadores tienen polaridad. Esto
es normal en los electrolticos y los de tantalio. Si requiere utilizar este tipo de condensadores,
especialmente los electrolticos, asegurese de conectarlos con la polaridad correcta. Los conden-
sadores electrolticos mal conectados explotan o experimentan fugas de humos y gases daninos
para la salud.
2.10 Resistencias
Las resistencias son componentes no polarizados, es decir, funcionan indistintamente en ambos
sentidos. Para determinar su valor, tienen un codigo en base a bandas de colores impresas en la
superficie. Para leer estas bandas se debe ubicar el color plateado o dorado hacia la derecha. Las
primeras dos bandas de color a la izquierda indican los primeros dos dgitos del valor. La tercera
banda es un multiplicador decimal. La cuarta banda, generalmente de color plateado u oro, indica
la tolerancia. Plateado corresponde a , mientras que oro corresponde a . El codigo de
colores es el siguiente:
2.10. RESISTENCIAS 15
COLOR VALOR
Negro 0
Cafe 1
Rojo 2
Anaranjado 3
Amarillo 4
Verde 5
Azul 6
Violeta 7
Gris 8
Blanco 9
Como ejemplo, una resistencia marcada anaranjado, anaranjado, cafe, oro, tiene 330
con
una tolerancia del . Otro Ejemplo, una resistencia marcada amarillo, violeta, rojo, plata, tiene
!
(
) con una tolerancia del . Practique el codigo con resistencias en el Laborato-
rio y corrobore sus resultados midiendolas con un multmetro. No olvide conectar resistencias
!
limitadoras en los LEDs y resistencias pull-up de
en las salidas de colector abierto y
para fijar un 1 logico en una entrada TTL.
16
CAPITULO PARA EL ARMADO DE CIRCUITOS
2. GUIA
Captulo 3
Como la mayor parte de las experiencias del Laboratorio de Sistemas Digitales se realizan uti-
lizando circuitos integrados TTL (Transistor Transistor Logic), en este captulo se revisan con
amplio detalle sus caractersticas principales y parametros generales de operacion. Las defini-
ciones correspondientes a los parametros de operacion, son tambien validas para otras familias de
circuitos integrados, como CMOS (Complementary Metal Oxide Silicon) y ECL (Emiter Coupled
Logic), aunque sus valores numericos difieren.
3.1
Caractersticas de operacion y desempeno
3.1.1 Tension de alimentacion
El valor nominal de alimentacion para la familia TTL es de +5 volts DC. La figura 3.1 muestra en
forma esquematica la distribucion de alimentacion en un circuito integrado con cuatro compuertas
NAND de dos entradas cada una (7400). Por simplicidad y claridad se omiten las conexiones
logicas.
Figura 3.1: Circuito esquematico de las conexiones internas de y de tierra al interior de un
circuito integrado TTL con encapsulado DIP (Dual Inline Package).
17
18
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Figura 3.2: Definicion general de los niveles logicos de entrada y salida para circuitos integrados
digitales.
rapidamente. El mismo tipo de radiacion, tambien puede ser captada de fuentes externas al sis-
tema. Por otra parte, las fluctuaciones de tension de la lnea de alimentacion son una forma de
ruido de baja frecuencia que tambien puede afectar el funcionamiento de un circuito digital.
La inmunidad al ruido de un circuito logico se define como la capacidad para tolerar fluc-
tuaciones de tension en los niveles logicos de entrada, sin que cambie el estado de la salida. La
figura 3.3 ilustra en forma grafica los efectos que puede tener el ruido en el funcionamiento de una
compuerta.
Figura 3.3: Efectos de una senal ruidosa a la entrada de una compuerta digital.
, # " # $% ) * ( - # $% ) * (
20
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Cuando una compuerta es sometida a cambios en los niveles logicos de sus entradas, su salida
. . +
conmutara entre los estados H y L. De esta forma, la corriente consumida variara entre
. . #
e . La disipacion de potencia media dependera del ciclo de trabajo. Generalmente, este
parametro se especifica para un ciclo de trabajo de un 50%, que significa que la salida esta en el
nivel H la mitad del tiempo y en nivel L la otra mitad. As, la corriente de alimentacion media esta
dada por:
. . + . . #
. .
Figura 3.6: Curvas de disipacion de potencia en funcion de la frecuencia para algunas familias de
integrados TTL y CMOS.
La figura 3.7 ilustra un ejemplo de retardo de propagacion. En este caso se toman como
referencia los puntos ubicados en el 50% de la excursion del voltaje de las senales de entrada y de
salida.
22
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
El retardo de propagacion limita la frecuencia maxima a la que puede operar una compuerta.
Claramente, mientras mayor es el retardo de propagacion, menor es la frecuencia maxima de
operacion.
fan-out es de 20. Esto significa que la salida de una compuerta de esta familia puede tolerar hasta
20 entradas de la misma familia.
Cuando la salida es de nivel L, vimos que actua drenando la corriente que obtiene de la entrada
de carga. Al aumentar el numero de cargas conectadas a la salida, aumenta la corriente drenada,
- #
haciendo que la tension de salida aumente. Si se supera el numero maximo de cargas o fan-
- + - # $% ) * (
out especificado, se hara mayor que , reduciendo fuertemente el margen de ruido
de nivel bajo. En los circuitos TTL la corriente drenada es mayor que la corriente suministrada,
por lo tanto es la que determina el fan-out.
Los circuitos integrados TTL, (Transistor-Transistor Logic) han sido ampliamente desa- rrollados
y actualmente existen varias sub-familias. Por lo general todas utilizan la etapa de salida totem
pole, como se muestra en forma simplificada en la figura 3.12. El circuito que precede a esta etapa
y que controla sus entradas, es diferente en cada subfamilia. Para entender el funcionamiento de
los circuitos TTL y en forma particular la salida totem pole, es necesario comprender primero el
funcionamiento en conmutacion del transistor bipolar.
24
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Volviendo a la configuracion totem pole simplificada de la figura 3.12, se aprecia que tiene
una salida cuya topologa es de baja impedancia tanto hacia la alimentacion, , como hacia
tierra. La configuracion consiste de dos transistores: uno para llevar la salida hacia H ( ) y el
otro para llevarla hacia L (tierra). La resistencia es pequena, lo que permite entregar suficiente
corriente para cargar y descargar en forma rapida capacidades parasitas en la linea de salida. Para
producir una salida de nivel H, el transistor 8 debe conducir mientras que el 89 debe estar abierto.
Contrariamente, una salida de nivel L requiere que el transistor 8 este abierto y el 89 conduciendo.
3.2. COMPUERTAS TTL 25
1. Consumo impulsivo de corriente. Cuando uno de los transistores Totem Pole se enciende
lo hace antes que el otro se corte totalmente. Existe entonces una fraccion de tiempo, unos
pocos nanosegundos, en que ambos estan encendidos. En esta fraccion de tiempo la fuente
de alimentacion practicamente se cortocircuita, excepto por la pequena resistencia inter-
calada en serie. Esto tiende a generar una repentina disminucion en la entrega de corriente
hacia las otras compuertas del circuito, lo que puede alterar su funcionamiento. El prob-
lema se soluciona utilizando una buena fuente de poder y un buen diseno del sistema de
distribucion de energa.
Inversor TTL
La figura 3.13 muestra un circuito inversor (negador) TTL estandar. El transistor : ; , llamado
transistor de acoplamiento de entrada, y el diodo < , llamado diodo clamp, que fija el nivel de
entrada, forman la configuracion de entrada. : = es el divisor de fase y como ya vimos, : y : >
forman la configuracion de salida Totem-Pole.
" + $% &' (
Cuando la entrada es mayor que , la juntura base-emisor de : ; se polariza en forma
inversa y la juntura base-colector en forma directa. Esta condicion genera una circulacion de
corriente a traves de ; y de la juntura base-colector de : ; , haciendo que : = se sature. La
conduccion de : = habilita la conduccion de : , llevando su colector (salida de la compuerta), a
un nivel cercano al potencial de tierra. Ademas, la saturacion de : = hace que el nivel de tension
de su colector sea suficientemente bajo como para mantener a : > cortado, es decir, sin conducir.
De esta forma, ilustrada en la figura 3.14, un nivel H de entrada genera un nivel L de salida.
que alimenta a la entrada. Al no haber corriente por la base de : = , e ste no conduce (esta cortado),
por lo que su potencial de colector es alto, habilitando la conduccion de : > . Al estar saturado, : >
genera un camino de baja impedancia desde la fuente, , hacia la salida. De esta forma, como
se ilustra en la figura 3.15, un nivel L en la entrada produce un nivel H en la salida.
El diodo < ; evita que el transistor : ; se dane producto de posibles pulsos negativos en la
entrada. Por su parte el diodo < = asegura que : > quede totalmente bloqueado cuando : = conduce,
es decir cuando existe una entrada de nivel alto. En estas condiciones, el voltaje de colector de : =
es igual al voltaje base-emisor de : mas el voltaje colector-emisor de : = . < = aporta una cada de
aproximadamente 0.7 volts en serie con la juntura base-emisor de : > , lo que asegura su bloqueo
3.2. COMPUERTAS TTL 27
cuando : = conduce.
La figura 3.16 muestra el diagrama esquematico de una compuerta NAND TTL estandar de dos
entradas. El circuito es practicamente igual al del inversor, excepto por el transistor : ; , que en
este caso posee un emisor adicional para la segunda entrada. En general en la tecnologa TTL
se utilizan transistores bipolares de union con emisores multiples para acomodar las entradas. En
forma simplificada, un transistor de emisores multiples puede representarse por el esquema de
diodos que muestra la figura 3.17.
28
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
La forma mas simple de entender el funcionamiento del circuito de la figura 3.16, es reem-
plazando el transistor : ; por la combinacion de diodos de la figura 3.17. Un nivel L en la entrada
Figura 3.17: Circuito equivalente de diodos para un transistor BJT de dos emisores.
La figura 3.18 muestra el circuito esquematico de una compuerta NOR TTL estandar de dos en-
tradas. Comparado con el circuito de la compuerta NAND, se observa un mayor numero de tran-
sistores. : ; y : = son los transistores de entrada, : y : > , que estan en paralelo, actuan como
divisores de fase y : ? y : @ forman la tpica salida totem-pole.
3.2. COMPUERTAS TTL 29
Si ambas entradas estan en nivel L, las junturas base-emisor de los transistores de entrada se
polarizan en forma directa, manteniendo sin conducir a los transistores : y : > . De esta forma,
: ? se satura y : @ se corta, produciendo un nivel H en la salida.
La figura 3.19 muestra las compuertas AND y OR TTL estandar de dos entradas cada una. Com-
parando estos circuitos con los de las compuertas NAND y NOR respectivamente, es posible
observar que ambas poseen un circuito adicional, que se muestra en el recuadro de lnea punteada.
En ambos casos el circuito adicional corresponde a un inversor, de tal forma que la compuerta
NAND se convierte en AND y la compuerta NOR se convierte en OR. Es evidente que las com-
puertas AND y OR son un poco mas lentas que las NAND y NOR dado el mayor numero de
componentes que hay en el camino de la senal (un inversor extra).
30
CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Figura 3.19: Diagramas esquematicos de una compuerta AND y de una compuerta OR TTL
estandar.
Hasta ahora solo hemos visto compuertas TTL cuya configuracion de salida corresponde al es-
quema totem-pole. Algunos integrados TTL disponen de otro tipo de salida llamada open-collector
(colector abierto). La figura 3.20 muestra un inversor TTL estandar con salida de colector abierto.
Como se aprecia, el colector del transistor : no esta conectado a ningun nodo, lo que da ori-
gen al nombre colector abierto. Para obtener los niveles logicos H y L a la salida del circuito, es
. .
necesario conectar una resistencia externa, llamada pull-up, entre y el colector del transistor
de salida. De esta forma, cuando : no conduce, por la resistencia solo circulara una pequena
corriente debida a la eventual carga conectada al colector de : , haciendo que en e ste exista una
. .
tension cercana a o nivel H. Cuando : se satura, la caida de tension en la resistencia es
maxima, y la tension de colector de : se aproxima al valor de tierra o nivel L.
3.2. COMPUERTAS TTL 31
Figura 3.20: Diagramas esquematicos de una compuerta NOT TTL con salida de colector abierto.
La figura 3.22 muestra el circuito esquematico simplificado de un inversor TTL con salida tri-
estado. Note que corresponde a una compuerta NAND de dos entradas, en que una de las entradas
de : ; se ha destinado al control del tercer estado.
Figura 3.22: Diagramas esquematicos de una compuerta NOT TTL con salida de triestado.
Figura 3.23: Diagrama esquematico de una salida totem-pole con triestado habilitado.
mantendra en ese nivel aunque el voltaje de entrada se mueva entre los puntos E y D. A medida
que Vin decrece, la salida se mantendra en nivel L hasta que Vin = F , donde Vout se dispara
abruptamente al nivel H (punto F en la figura).
La accion descrita se conoce como histeresis y se mide por la diferencia entre los voltajes F
e E . Para una compuerta Schmitt Trigger TTL, los valores normales de F y de E son de 0.8 y 1.6
volts respectivamente. El smbolo circuital de una compuerta Schmitt Trigger, corresponde al de
una compuerta estandar con una curva de histeresis dibujada en su interior, como se muestra en la
figura 3.24(b).
Figura 3.24: Comportamiento del voltaje y smbolo de una compuerta Schmitt Trigger.
Las compuertas Schmitt Trigger son muy u tiles para combatir el ruido en las entradas a un
circuito o sistema digital. Considere por ejemplo la forma de onda ruidosa de la figura 3.25,
con los valores de F y de E superpuestos. La entrada debe aumentar hasta E antes de que la
compuerta cambie a nivel L. La histeresis de la compuerta rechaza todo el ruido en la parte baja
de la senal, permitiendo un salto limpio en el punto S. Una vez en el estado L, la compuerta ignora
todas las variaciones que esten por encima de F , limpiando de esta forma la onda ruidosa.
Figura 3.25: Uso de una compuerta Schmitt Trigger para eliminar el ruido en una senal digital.
resistencias del circuito, menor es la corriente consumida, y menor la potencia disipada. El precio
que se paga por esta solucion es un mayor tiempo de retardo. Tpicamente una compuerta TTL
estandar disipa unos 10 mW, mientras que una de bajo consumo disipa alrededor de 1mW. Por
otra parte, el retardo de propagacion de una compuerta estandar es de unos 10 ns, mientras que el
de una de bajo consumo es de 33 ns.
Figura 3.26: Diagrama esquematico de una compuerta NAND TTL de la serie de bajo consumo.
muestra el circuito esquematico correspondiente a una compuerta NAND de la serie Schottky TTL.
El smbolo, tanto de los diodos como de los transistores corresponde a los de barrera Schottky. El
retardo de propagacion de una compuerta Schottky TTL es de unos 3ns y su disipacion de potencia
de alrededor de 20 mW.
Figura 3.27: Diagrama esquematico de una compuerta NAND de la serie Schottky TTL.
Figura 3.28: Diagrama esquematico de una compuerta NAND TTL de la serie Schottky de bajo
consumo.
Captulo 4
La sigla CMOS corresponde al termino dado en ingles a los circuitos que utilizan transistores
MOS en forma complementaria (Complementary Metal Oxide Semiconductor), es decir, ocupan
un transistor de canal N juanto a un transistor de canal P. El termino MOS es una version reducida
del termino completo, MOSFET, que significa Metal Oxide Semiconductor Field Effect Transistor.
4.1
Caractersticas de operacion y desempeno
En esta seccion se describen las caractersticas generales de operacion de los circuitos integrados
digitales CMOS. Con especial e nfasis se tratan los circuitos HCMOS (High speed CMOS), de
la serie 74HCXX, por ser los mas utilizados actualmente. Su velocidad es comparable con los
integrados de la serie Schottky TTL de bajo consumo, (74LSXX). Otra serie CMOS muy utilizada
hasta hace poco tiempo, es la CMOS 4000, sin embargo, hoy ha sido practicamente desplazada
por la 74HCXX. A continuacion, desde una perspectiva comparativa con los TTL, se destacan las
caractersticas mas relevantes de los integrados digitales CMOS.
37
38
CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
parte de las familias CMOS, este umbral es de alrededor de media fuente de alimentacion, con una
dispersion considerable, tpicamente de entre 1/3 y 2/3 de la fuente de poder. Las familias HCT y
ACT, compatibles con los TTL, han sido disenadas para tener un umbral de entrada bajo, similar
a los TTL. Como vimos, esto se debe a que en los circuitos TTL la salida C no llega a +5 volts.
Las entradas CMOS son susceptibles a dano permanente producto de la electricidad estatica
durante su manipulacion. Las entradas no utilizadas deben ser conectadas a C o a B segun corre-
sponda.
Figura 4.1: Diagrama esquematico de la operacion de carga y descarga de una entrada CMOS.
volts y el voltaje de la fuente de alimentacion, a la buena inmunidad al ruido, etc., los hacen
hoy la mejor opcion para los nuevos disenos. En aplicaciones donde se requiere alta densi-
dad (memorias, microprocesadores), los fabricantes prefieren los circuitos NMOS (solo con
transistores de canal N), a pesar de su disipacion de potencia relativamente alta.
La estructura fsica de un transistor MOS se muestra en la figura 4.2. El substrato puede ser
de silicio tipo P o de tipo N. El drenaje y la fuente (D y S) son zonas muy dopadas con impurezas
de tipo contrario a la del substrato. La compuerta (G) esta formada por una capa de polisilicio
muy dopada (de tipo N). Entre esta capa y el substrato existe una capa de o xido de silicio H I J = ,
material de excelentes propiedades aislantes. Si el substrato es de tipo P, o de tipo N, hablaremos
respectivamente de transistores MOS de canal N, o de canal P, respectivamente.
De la figura 4.2 se observa que el transistor MOS es simetrico. El drenaje y la fuente son
fsicamente indistinguibles. En realidad cada uno de los terminales S/D y D/S actuara como
drenaje o como fuente en funcion de las tensiones que se apliquen al transistor.
K
N. Tomaremos como referencia de tension el terminal de la izquierda ( ), de manera que las
L K L 0 K 0
tensiones (positivas) que aplicaremos a los otros dos terminales seran y .
Esta terminologa indica que el drenaje de un transistor NMOS es el terminal simetrico al que se
aplica la tension mas alta. Como en primera aproximacion al funcionamiento del transistor una
tension de substrato diferente a la de fuente tiene muy poca influencia, no consideraremos este
K M
caso. Por lo tanto supondremos .
De la figura 4.3 se puede concluir que en condiciones estaticas la corriente que fluye por la
compuerta es siempre nula, ya que esta conectada a un material aislante. Por lo tanto en estas
0
condiciones a lo mas podra fluir una corriente no nula, , entre los dos terminales simetricos S y
D.
L K 0 K
Si el voltaje de la compuerta, , es cero o negativo, no importa cual sea el valor de , la
0
corriente sera cero. Esto se debe a la presencia de dos junturas PN polarizadas inversamente
L K
entre el drenaje y la fuente. Si en cambio aplicamos una tension positiva, analogamente a
un condensador, se acumularan cargas negativas (electrones) en la zona del substrato bajo la com-
L K
puerta. Si es suficientemente grande, estas cargas negativas formaran un canal conductor que
4.2. COMPUERTAS CMOS 41
0 K
permitira la circulacion de corriente entre el drenaje y la fuente. Si en forma simultanea es
positivo, los electrones fluiran desde la fuente hacia el drenaje. Como la corriente electrica se
0
define como un desplazamiento de cargas positivas, diremos que la corriente fluira desde el
L K
drenaje a la fuente. Intuitivamente se tendera a pensar que mientras mas alto es , mas alta sera
0 0 K
tambien la corriente , y de la misma forma, mientras mas alto es mas alta sera tambien
0 0 K 0 K
. Todo esto es cierto solo para pequenos valores de , ya que al aumetar mas alla de un
0
cierto valor, la corriente deja de aumentar, es decir, se satura. Esta situacion se conoce como
estrangulamiento del canal (pinch-off ).
Figura 4.4: Smbolo circuital de los transistor MOS de canal 7 y de canal .
Inversor CMOS
La figura 4.7 muestra el circuito esquematico de una compuerta NAND CMOS de dos entradas.
Observe la disposicion de los pares complementarios y note que los transistores NMOS conecta-
dos en serie forman el camino de baja impedancia hacia tierra cuando ambos conducen, y que los
0 0
dos transistores PMOS en paralelo forman el camino de baja impedancia hacia cuando uno
de ellos o ambos conducen.
Figura 4.7: Circuito esquematico de una compuerta NAND CMOS de dos entradas.
A 4 : ; : = :
: > Salida
1 2 3
L L S S C C H4
L H S C C S H
H L C S S C H
H H C C S S L
Cuando la entrada A esta en nivel H y la entrada B esta en nivel L, la situacion es justo con-
traria a la anterior, es decir, : ; y : > no conducen, mientras que : = y : se saturan. En esta
situacion nuevamente el camino hacia tierra esta cortado, ahora debido a : > , y el camino
0 0
hacia es de baja impedancia, debido ahora a : = . Entonces, la salida nuevamente es de
nivel H.
Por u ltimo, cuando ambas entradas estan en nivel H, : ; y : = no conducen mientras que :
y : > se saturan. En esta condicion, se forma un camino de baja impedancia entre tierra y la
salida, a traves de : y : > , haciendo que la salida este en nivel L.
En la tabla 4.1 se muestra un resumen del estado de los transistores y de la salida para las
distintas condiciones de entrada en una compuerta NAND CMOS.
Figura 4.8: Circuito esquematico de una compuerta NOR CMOS de dos entradas.
A 4 : ; : = :
: > Salida
L L S S C C H
L H S C C S L
H L C S S C L
H H C C S S L
La tabla 4.2 muestra un resumen del estado de los transistores y de la salida para las distintas
condiciones de entrada de una compuerta NOR CMOS.
46
CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
Intercalando el circuito de la figura 4.10 en la salida de los circuitos CMOS revisados previa-
mente, podemos obtener las versiones triestado para cada uno de ellos. La figura 4.11 muestra las
versiones triestado para las compuertas NOT y NAND CMOS.
Aspectos practicos
En este captulo revisaremos las consideraciones practicas mas relevantes, necesarias para disenar
y construr circuitos digitales confiables. Desde este punto de vista, este captulo puede consider-
arse una continuacion, o mas bien una extension del captulo 2. Sin embargo, con los conocimien-
tos acumulados de los captulos 3 y 4, podemos analizar ahora en forma mas detallada y profunda
los aspectos practicos necesarios para construr equipos digitales, mas alla de los prototipos que
se desarrollan en este laboratorio. Inicialmente veremos los aspectos practicos relacionados con
los integrados TTL. A continuacion revisaremos las consideraciones practicas para el uso de in-
tegrados CMOS y finalmente, completaremos el estudio, analizando las reglas a considerar, para
combinar exitosamente integrados TTL y CMOS en un mismo circuito.
49
50
CAPITULO
5. ASPECTOS PRACTICOS
figura 5.2 muestra un ejemplo cuando una de las salidas totem-pole es H (compuerta A) y la otra
salida es L (compuerta B). Claramente la fuente de +5 volts queda cortocircuitada a traves de
: ; de la compuerta A y : = de la compuerta B, salvo por la resistencia en el colector de : ; .
Sin embargo, como esta resistencia es de un valor muy pequeno (130
) y la resistencia de los
transistores bipolares en estado J es muy chica, la corriente que circula es mayor que el maximo
que soportan los transistores antes de quemarse.
Los circuitos TTL con salida totem-pole estan limitados en la cantidad de corriente que pueden
- # $% ) * ( T U
absorber en estado L ( A para la logica TTL estandar). En diversas aplicaciones
5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL 51
se requiere que una puerta TTL alimente dispositivos externos como LEDs, reles, etc., que en
general requieren mas corriente que la que una salida totem-pole puede entregar. Para esta tarea,
usualmente se utilizan dispositivos con salida de colector abierto, debido a su mayor capacidad de
manejo de corriente y voltaje de salida. En una compuerta TTL de colector abierto, el colector
del transitor de salidda se conecta a un LED o a un rele como se muestra en la figura 5.3. En
(a) se utiliza una resistencia de limitacion para mantener la corriente bajo el maximo que soporta
el LED. Cuando la salida de la compuerta es un nivel bajo, el transistor de salida drena corriente
desde la fuente, actuando como sumidero, y el LED se enciende. Cuando la salida esta en nivel
alto, es decir cuando el transistor de salida no conduce, la diferencia de tension entre el terminal
de colector y la fuente es cero, o muy pequena, haciendo que el LED este apagado. En general
una compuerta de colector abierto tpica puede absorber hasta unos 40 mA. En la figura 5.3(b)
se muestra la conexion de un rele a la salida de colector abierto. En este caso no se requiere
una resistencia limitadora ya que el rele posee una resistencia interna. Note que el voltaje de ali-
mentacion en este caso es de +12 volts. Tipicamente, una compuerta de colecto abierto soporta en
el colector (solo en el colector) hasta +30 volts, dependiendo de la familia en particular.
IMPORTANTE: El diodo conectado en paralelo con el rele, en forma inversa, permite ab-
sorber los pulsos negativos de voltaje producidos por la bobina del rele cuando e ste se en-
ciende o se apaga. Estos pulso pueden ser de varias decenas de volts, quemando instantanea-
mente el transistor de salida de la compuerta.
Como ya hemos visto las compuertas TTL de colector abierto permiten que sus salidas sean conec-
tadas a un mismop nodo. Esta conexion se denomina configuracion AND-alambrada por el motivo
que quedara claro en seguida. La figura 5.4 muestra la conexion de tres inversores de colector
abierto a un mismo nodo. Como en todos los circuitos de AND-alambrado, se requiere una re-
V
sistencia pull-up externa .
52
CAPITULO
5. ASPECTOS PRACTICOS
Figura 5.3: Conexion de una carga a una compuerta TTL de colector abierto.
Cuando uno o mas de los inversores tiene su entrada en nivel alto (H), su transistor de salida
esta ON, actuando como un interruptor cerrado, conectado a tierra, como se aprecia en la figura
5.4(b) para el caso de un solo transistor conduciendo. Aunque solo un transistor esta fromando la
conexion a tierra, basta para que la linea de salida este en nivel L.
La u nica forma de que la salida este en estado alto (H), es que los tres inversores tengan sus
entradas en nivel L. De esta forma, los tres transistores de salida correspondientes estaran en estado
OFF, desconectados de tierra, haciendo que la salida este en nivel H por medio de la resistencia
pull-up. Esta situacion se ilustra graficamente en la figura 5.4(c).
Claramente entonces, la salida conjunta F corresponde a la funcion A W 4 W X , es decir la
funcion AND de las tres salidas de los negadores
Previo al advenimiento de la logica triestado, la logica alambrada era la tecnologa mas utilizada
para conectar dispositivos a un bus. Un bus es simplemente un camino comun para transferir
datos, donde distintos dispositivos pueden leer informacion presente o pueden contribur con in-
formacion. Los buses pueden implementarse de distintas formas. Cuando se trata de dispositivos
fisicamente separados, como por ejemplo, dispositivos de entrada/salida en un sistema de com-
putacion, el bus puede ser simplemente un conjunto de cables donde se conecta cada uno de los
dispositivos. Un ejemplo de este tipo de bus se utiliza para conectar un microcomputador y sus
perifericos (bus de entrada/salida) como se muestra en la figura 5.5.
5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL 53
Figura 5.5: Deposito de informacion en buses utilizando compuertas NAND de colector abierto.
transmisores tienen salidas de colector abierto. Esto significa que pueden llevar la linea de control
a un nivel L, pero requieren una resistencia pull-up externa para forzar un nivel H sobre la linea
de control. Un ejemplo tpico se muestra en la figura 5.6 donde tres fuentes de interrupcion se
conectan, mediante NANDs de colector abierto, a la linea de interrupcion de nivel activo L ( 6 )
de un microprocesador.
Las entradas no utilizadas en compuertas y otros circuitos TTL deben ser tratadas en forma es-
pecial. Una entrada TTL desconectada actua como si estuviese conectada a un nivel H. Esto se
debe a que, en esta condicion, la juntura emisor-base del transistor de entrada queda polarizada
en forma inversa, equivalente a la situacion que se produce cuando la entrada esta en nivel H.
La figura 5.7 refleja esta condicion. Sin embargo, debido a la sensibilidad al ruido que poseen
los integrados TTL, no es recomendable dejar las entradas no utilizadas en forma desconectada.
Existen diferentes alternativas para superar este problema.
5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL 55
+5 V
Int 2 RP Microprocesador
Enable 2
INT
Int 1 Int 3
Enable 1 Enable 3
+5 V +5 V +5 V
Desconectado
H
Equivalente unin Diodo polarizado
Transistor de
emisor-base inverso equivale a
entrada TTL
con entrada desconectada circuito abierto
Union de entradas
Uno de los metodos mas comunes para tratar las entradas no utilizadas de una compuerta, consiste
en unir estas a una entrada utilizada. En el caso de una compuerta AND o una NAND, todas las
entradas que uno junte en un mismo nodo, equivalen a una sola carga de entrada, siempre que el
nivel de entrada sea L. En las compuertas OR y NOR sin embargo, cada entrada conectada a otra
entrada representa una carga adicional cuando el nivel de entrada es L. Cuando el nivel de entrada
es H, cada entrada adicional unida cuenta como una carga mas para todos los tipos de compuertas
TTL. En la figura 5.8(a) se presentan los dos casos descritos.
El motivo por el que las compuertas AND y NAND representan una sola unidad de carga
cuando estan en nivel L, independiente del numero de cargas conectadas juntas, y por el que en las
compuertas OR y NOR cada entrada unida representa una carga unidad es evidente observando
las figuras 3.16, 3.18 y 3.19. La compuerta NAND y la AND utilizan un transistor de entrada de
emisores multiples, entonces independientemente de cuantas entradas esten conectadas a nivel L,
la corriente total esta limitada por la resitencia de base ; . Las compuertas NOR y OR utilizan un
transistor distinto para cada entrada, por lo tanto, con entrada L la corriente total es la suma de las
corrientes de todas las entradas unidas.
56
CAPITULO
5. ASPECTOS PRACTICOS
usada usada
usada usada
+5 V +5 V
no usada
Entrada Entrada
no usada no usada
no usada Compuerta Compuerta
no usada no usada
(b) Entradas a Vcc o a tierra (c) Entradas conectadas a una salida no usada
Figura 5.8: Metodos mas utilizados para conectar entradas no utilizadas en compuertas TTL.
Entradas no usadas conectadas a o a tierra
las entradas no utilizadas de las compuertas AND y NAND pueden conectarse a a traves de una
resistencia mayor que 1 k
, 4.7 k
es un buen valor. Esta conexion corresponde a poner un nivel
H en la entrada no utilizada, haciendo que la compuerta siga comportandose como AND o NAND
segun corresponda. Las entradas no utilizadas en una compuerta OR o NOR deben conectarse
a tierra, para que la compuerta siga comportandose como tal. Una ilustracion de este metodo se
presenta en la figura 5.8(b)
condensador se carga, a traves de la resistencia, hasta el punto de disparo mas alto, la salida salta
abruptamente al nivel L. En este nivel, el condensador se descarga, a traves de la resistencia R,
hasta alcanzar el nivel de disparo bajo, lo que causa un salto abrupto de la salida al nivel H. De
esta forma, el ciclo se repite indefinidamente.
Figura 5.9: Multivibrador aestable utilizando una compuerta Schmitt Trigger 7413.
La resistencia R en la figura 5.9 no debe tomar mucha corriente desde la salida de la compuerta,
por lo que su valor debe ser suficientemente alto para prevenir la carga de etapas subsiguientes.
Una resistencia de 390
permite un fan-out de 2 al oscilador de la figura.
Con una resistencia de 390
, la expresion para el ancho del pulso de salida del multivibrador
aestable es la siguiente
+
2 X
#
2 X
+ #
donde 2 es el perodo de tiempo en nano segundos (ns) cuando la salida esta en nivel H, y 2 es
la duracion del nivel L, tambien en ns. Las unidades de C en ambas expresiones son pico Farads
(pF). La frecuencia del aestable en hertz (Hz) esta dada por
[ G
donde X esta expresado en farads. Note que no se da una expresion general para la frecuencia en
funcion de la resistencia y de la capacidad X . Esto se debe a que en ese caso hay que considerar
la circuitera interna de la compuerta 7413.
+ #
Como se aprecia de las expresiones para 2 y 2 , la senal de salida del aestable esta en nivel L
aproximadamente el 70% del tiempo. Para obtener un duty cycle de un 50%, es necesario agregar
una resistencia en serie con un diodo, de la forma en que se muestra en la figura 5.9. Con los
valores indicados en la figura, la frecuencia de salida esta dada por
[ G
X
[
donde, nuevamente X esta expresado en farads y en hertz.
58
CAPITULO
5. ASPECTOS PRACTICOS
1. Todos los integrados CMOS que no estan siendo utilizados en un circuito deben mantenerse
insertados en una esponja conductora, para evitar la formacion de cargas electrostaticas.
Cuando son retirados de la esponja para ser utilizados, sus patas no deben ser tocadas con
los dedos.
2. Cuando se retiran del material protector (esponja conductora o riel de plastico conductor),
los integrados ddeben colocarse con los pines hacia abajo sobre una superficie metalica
conectada a tierra. Nunca se deben poner sobre una superficie de espumas de poliestireno o
sobre bandejas plasticas.
3. Las herramientas, banco de trabajo, equipos de medicion, y en general todos los elementos
que se utilizan en el armado de circuitos CMOS, deben estar conectados a tierra. En labo-
ratorios alfonbrados principalmente, las personas que manipulan integrados CMOS deben
conectar su muneca a tierra por medio de una pulsera conductora, conectada a un cable y a
una resistencia de alto valor. La resistencia evita que la persona se electrocute si entra en
contacto con una fuente de alimentacion.
Tabla 5.1: Parametros limites de voltaje y corriente de entrada y salida para compuertas TTL y
CMOS
CMOS TTL
Parametro 74HC 74 74LS 74S 74AS
" + $% &' (
3.15 V 2.00 V 2.00 V 2.00 V 2.00 V
" # $% ) * (
1.00 V 0.80 V 0.80 V 0.80 V 0.80 V
- + $% &' (
4.90 V 2.40 V 2.70 V 2.70 V 2.70 V
- # $% ) * (
0.10 V 0.40 V 0.40 V 0.50 V 0.50 V
" + $% ) * (
1A 40 A 20 A 50 A 200 A
" # $% ) * (
-1 A -1.6 mA -400 A -2 mA -2 mA
- + $% ) * (
-4 mA -400 A -400 A -1 mA -2 mA
- # $% ) * (
4 mA 16 mA 8 mA 20 mA 20 mA
Para poder establecer una conexion confiable TTL-CMOS, se requiere agregar una resistencia
pull-up, 3 , conectada a , como se muestra en la figura 5.11(a), para ayudar a aumentar el
voltaje de salida de la compuerta TTL. Cuando la salida TTL esta en estado L, debe absorber tanto
" # $% ) * (
la corriente de la resistencia como la corriente de la entrada CMOS, . Este requerimiento
permite determinar la resistencia 3 de acuerdo a la siguiente ecuacion:
- # $% &' (
3 - # $\ \ # ( " # $. ] - K (
7