UNIVERSIDAD

TCNICA DEL
NORTE

FACULTAD DE INGENIERA EN CIENCIAS APLICADAS

CARRERA DE ELECTRNICA Y REDES DE COMUNICACIN
SISTEMAS ANALOGICOS DIGITALES
Nombre: Sinche Alexander
noviembre del 2015

Fecha: 18 de

PAL (Arreglos Lgicos Programables).- que como su nombre lo indica son arreglos
matriciales de fusibles y diodos que mediante una cierta lgica pueden llegar a
desempear cualquier funcin booleana. Su arquitectura interna consiste en trminos
AND programables que alimentan trminos OR fijos. Todas las entradas a la matriz
pueden ser combinadas mediante AND entre si, pero los trminos AND especficos se
dedican a trminos OR especficos. Las PAL tienen una arquitectura muy popular y son
probablemente el tipo de dispositivo programable por usuario ms empleado. Si un
dispositivo contiene macroclulas, comnmente tendr una arquitectura PAL.
Las PAL son PLD que se han desarrollado para superar ciertas desventajas de la PLA,
tales como los largos retardos debidos a los fusibles adicionales que resultan de la
utilizacin de dos matrices programables y la mayor complejidad del circuito. Bsicamente
la PAL est formada por una matriz AND programable y una matriz OR fija con la lgica de
salida, esta estructura permite implementar cualquier suma de productos lgica con un
nmero de variables definido, sabiendo que cualquier funcin lgica puede expresarse
como suma de productos. La PAL es el dispositivo lgico programable ms comn y se
implementa con tecnologa bipolar TTL o ECL.
A continuacin se muestra la estructura interna de una PAL, en esta se observa que cada
lnea de salida es conectada a tres lneas producto y por consiguiente representa una
suma de tres trminos producto.

1. Estructura interna de la PAL.

2. Estructura interna de la PAL estndar.

PLD.-

son las siglas de Programmable Logic Design o dispositivos de lgica

programable. Estos circuitos integrados permiten generar dentro del mismo funciones que
no disponemos en los C.I. comerciales (decodificadores, comparadores, sumadores, etc.).
Podemos asimilarlo con un circuito en blanco dentro del cual podemos generar funciones
adecuadas al problema que debemos resolver. La evolucin nos indica que las primeras
necesidades de almacenar informacin se remontan a las primeras memorias ROM las
cuales eran programadas mediante la destruccin de una matriz de diodos para realizar el
almacenaje de datos, an ms las primeras memorias los datos de la misma deban ser
grabados por el fabricante de la memoria con el consecuente costo y la poca seguridad
debido a que alguien podra conocer mis datos. Debido a estos problemas surge la
necesidad de poder almacenar los datos por el usuario y surge as la PROM, siglas de
programable ROM o sea memoria de solo lectura programable. Pasando los aos surgen
las PAL (Progrmamble Array Logic) o Arreglo lgico programable que consiste en una
matriz de compuertas que se puede interconectar a gusto. Finalmente surgen las GAL
(Generic Array Logic) como la lgica de arreglo genrico aprovechando las ventajas de las
PAL y PROM y integrando dentro del mismo C.I. la posibilidad de realizar lgica
secuencial.

De esta forma vemos como un PLD no programado permanece en un valor que puede ser
0 o 1.

Las GAL.- aprovechan las ventajas de los dos dispositivos anteriores la posibilidad de
tener todos los trminos de las entradas y la versatilidad de las PAL en cuanto a la
generacin de funciones, adems tienen en sus salidas flip flops, para de esa forma poder
generar circuitos secuenciales en sus salidas.
Bsicamente tiene dos arreglos programables uno AND y otro OR y en sus salidas posee
algo llamado OLMC (Omni Logic Macro Cell) o Macro Celda de Logica Total.
En el grfico podemos la estructura interna de la GAL16V8 de la firma Lattice, notamos
que tenemos entradas dedicadas(pines 2 a 8 ), negadas y no negadas, pines que pueden
ser configurados como salida o entrada(12 a 19), ya que tienen una realimentacin hacia
el arreglo de compuertas, adems las salidas pueden configurarse como secuenciales y
combinacionales. Posee dos entradas con funciones especiales (pines 1 y 11) que son los
pines de clock y de habilitacin de salida (OE), respectivamente

FPLA (Field Programmable Logic Array). Es un PLD en el que se pueden

programar las uniones en ambas matrices (Figura 3.1.3). Son los dispositivos ms
flexibles, pero resultan penalizados en tamao y en velocidad debido a los transistores
adicionales en la matriz de puertas OR. Se utilizan fundamentalmente para construir
mquinas de estados. Para otras aplicaciones, las PAL resultan ms efectivas. Las PAL y
las FPLA son sistemas combinacionales incompletos porque teniendo n entradas,
disponen de menos de 2n trminos producto.

PROM (Programmable Read Only Memory). Es un PLD en el que las uniones en la

matriz de puertas AND es fija, siendo programables las uniones en la matriz de puertas
OR (vase Figura 3.1.4). Una PROM es un sistema combinacional completo que permite
realizar cualquier funcin lgica con las n variables de entrada, ya que dispone de 2n
trminos productos. Estn muy bien adaptadas para aplicaciones tales como: tablas,
generadores de caracteres, convertidores de cdigos, etc. Generalmente las PROM
tienen menos entradas que las PAL y FPLA. Se pueden encontrar PROM con
capacidades potencia de 2, que van desde las 32 hasta las 8192 palabras de 4, 8 o 16 bit
de ancho.