Colegio Don Bosco

Departamento:
Electrnica
Ao:
3 A
Ciclo II-2015
PI
Asignatura: LPI Lab.

GUA
TEMA: El FET
Lugar de ejecucin: Laboratorio 2.1
Tiempo de ejecucin: 4 hrs.
Docente: Carlos A. Vsquez
Objetivos

Que el estudiante:
Comprenda la diferencia que existe entre un transistor bipolar y uno de efecto de
campo.
Conozca y utilice las caractersticas principales de los FET para el anlisis de
circuitos.
Introduccin Terica
El FET (Transistor de Efecto de Campo) es un dispositivo semiconductor que controla
un flujo de corriente por un canal semiconductor, aplicando un campo elctrico
perpendicular a la trayectoria de la corriente.
El FET est compuesto de una parte de silicio tipo N, a la cual se le adicionan dos
regiones con impurezas tipo P llamadas compuerta (gate) y que estn unidas entre s.
Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente (source) y el
tercer terminal es la compuerta (gate) que ya se conoce. La regin que existe entre el
drenador y la fuente y que es el camino obligado de los electrones se llama "canal". La
corriente circula de Drenaje (D) Fuente (S).
Este tipo de transistor se polariza de manera diferente al transistor bipolar. El terminal
de drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la
compuerta o gate se polariza negativamente con respecto a la fuente (-Vgg).
El FET tiene dos modos principales de funcionamiento:
1. Con tensin VDS reducida, y VDS/IDS constante y llamado RDS.
2. Con tensin VDS elevada, mayor que Vp (tambin denominada VDS (off), e ID
casi invariable con el aumento de VDS.
En el primer modo el FET se usa como atenuador o como resistor variable. En el
segundo modo el FET se utiliza como amplificador o como fuente de corriente.

1
Departamento de electrnica 2015

Colegio Don Bosco

Materiales y Equipo
CANTIDAD DESCRIPCION

III. Procedimiento
PARTE I. PUNTO DE TRABAJO DE CD
1. Simule el circuito de la figura 1.
2. Ajuste el voltaje de VGS a cero. Vare VDS para obtener los valores de tensin
indicados en la tabla 1. Mida y anote los valores de tensin y de corriente de drenaje
ID para cada caso.

FIGURA 1. El amplificador a transistor

VDS(V)
VGS(V)

0.10

0.25

0.5

1.0

2.0

5.0

10.0

ID (mA)
0
-0.5
-1.0
-1.5
-3.0
TABLA 1. La corriente de Colector (IC) en funcin de VCE e IB.
3.

Repita el mismo procedimiento anterior paso

especificados en la tabla 1.

para los dems valores de VGS

2
Departamento de electrnica 2015

Colegio Don Bosco

4.

En la figura 2, trace las curvas de drenaje graficando los valores de la tabla 1.

2
1.75
1.5

ID (mA)

1.25
1
0.75
0.5
0.25
0
0

10

11

VDS(V)

FIGURA 2. Curvas caractersticas de drenaje.

5.

Cunto valen IDSS y VP (Cuando VGS = 0)?

IDSS =______________mA
VP (VDS (off)) = ______________V

6.

Usando los resultados de la tabla 1. anote la variacin de la corriente de drenaje ID

correspondiente a la variacin de tensin de compuerta VGS para los tres valores de
tensin de drenaje indicados en la tabla 2.
VGS(V)

-0.5

-1.0

-1.5

-3.0

VDS(V)
ID (mA)
0.1
1.0
-0.1
TABLA 2. Caractersticas de transferencia.
3
Departamento de electrnica 2015

Colegio Don Bosco

7.

En la figura 3 grafique los valores de la tabla 2 obteniendo la caracterstica de

transferencia.
2
1.75
1.5

ID (mA)

1.25
1
0.75
0.5
0.25
0
0

0.5

1.5

2.5

|VGS|(V)

FIGURA 3. Curvas caractersticas de transferencia.

PARTE II. LA RESISTENCIA DEL CANAL
8. Simule el circuito de la figura 4 para determinar la resistencia del canal (RDS). Para
ello conecte Vin 1 a la fuente de alimentacin PS-1.

FIGURA 4. Medicin de la resistencia de conduccin.

VDS (mV)

VPS-1 (V)

RDS (ON)

4
Departamento de electrnica 2015

Colegio Don Bosco

1
2
TABLA 3. Medicin de la resistencia del canal.

9.

Calcule la resistencia de conduccin RDS (ON) con la siguiente expresin:

RDS (ON)

R3 VDS
( Ven VDS )

donde R3 = 10 k

PARTE III. EL ATENUADOR

10. Conecte el FET como atenuador, como se muestra en la figura 5.

FIGURA 5. El FET como atenuador.

Ajuste VGS a 0 Voltios.
Ajuste la frecuencia del generador de seales a 1 KHz y su amplitud a 200 mVp-p.
(Seal de entrada)
13. Mida la tensin de drenaje VDS y antela en la tabla 4. Al mismo tiempo mida y
anote el valor de la tensin de entrada VEN.
11.
12.

VGS (V)

VDS (V)

VEN (V)

5
Departamento de electrnica 2015

Colegio Don Bosco

0
-1
-2
-3
-4
-5
TABLA 4. Mediciones en el atenuador.
14.

Realice lo mismo para todos los valores de la tabla 4. Es lineal la variacin de VDS?,
Por qu?
__________________________________________________________
___________________________________
__________________________________________________________
___________________________________
__________________________________________________________
___________________________________
__________________________________________________________
_____________________________

Aumente Ven a 3 Vp-p con 1,5 V de offset. Cambie VGS de 0 V a 5 V y observe el

cambio de VDS.
16. Se observa distorsin? Explique los motivos.
15.

__________________________________________________________
___________________________________
__________________________________________________________
___________________________________
__________________________________________________________
___________________________________
__________________________________________________________
_____________________________
PARTE IV. LA TRANSCONDUCTANCIA
17.

Arme el circuito de la figura 6 para medir la transconductancia del FET.

6
Departamento de electrnica 2015

Colegio Don Bosco

FIGURA 6. Medicin de la transconductancia.

Ajuste la fuente de poder PS-2 para obtener ID = IDSS de su FET.
Ajuste la frecuencia de salida del generador de seales a 1 kHz y una amplitud de
100mVp-p.
20. Mida la tensin de drenaje con acoplamiento de CA y la tensin de compuerta que la
causa, y calcule la transconductancia con la siguiente frmula:
18.
19.

VDS = _______________ mVp-p

gm

VEN = _______________ mVp-p

VDS
; donde R2=2.2 k
VEN R2

NOTA: para VGS = 0, gm se denomina gmo

21.

Existe otra frmula para gmo

gmo

22.

2 IDSS
Vp

Calclela con esta expresin y comprela con el resultado que obtuvo anteriormente.

IV. Anlisis de Resultados

IV. Investigacin complementaria

7
Departamento de electrnica 2015