Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Universidad de Alcal
Curso Acadmico 2014/2015
Curso 1 Cuatrimestre 2
Alumno(s)
Grupo
Puesto
Prctica 1.
ndice:
1. INTRODUCCIN ................................................................................................................................... 2
2. OBJETIVOS ............................................................................................................................................ 2
3. CONCEPTOS TERICOS. ..................................................................................................................... 3
4. FUNCIONALIDAD DEL MONTAJE 1. ................................................................................................. 3
4.1. DESCRIPCIN DEL MONTAJE 1. .............................................................................................. 3
4.2. DESCRIPCIN, MONTAJE Y PRUEBAS DE CADA BLOQUE. .................................................. 4
4.2.1. ENTRADA DE DATOS. .................................................................................................... 4
4.2.2. MULTIPLEXOR. BLOQUE DE SELECCIN DE DATO DE ENTRADA. ...................... 5
4.2.3. MDULO DE VISUALIZACIN. .................................................................................... 6
4.2.4. BLOQUE DETECTOR DE DATO MAYOR QUE NUEVE. ............................................. 8
4.3. SISTEMA COMPLETO. ............................................................................................................... 10
5. DESCRIPCIN DEL MONTAJE 2 ...................................................................................................... 11
-1-
Prctica 1.
1. INTRODUCCIN
En esta primera prctica de Electrnica Digital se implementa un sistema combinacional que
responde a unas especificaciones de diseo dadas. El diseo del mismo se aborda mediante
elementos discretos, para lo cual el alumno deber consultar los datos tcnicos que
proporciona el fabricante, para cada uno de los dispositivos escogidos. Con la informacin
proporcionada por el fabricante el alumno debe interpretar tanto los terminales de conexin de
cada dispositivo como las seales de entrada, salida y control del mismo, comprendiendo su
funcionalidad y niveles lgicos.
La prctica consiste en la realizacin de dos montajes (Montaje 1 y Montaje 2), los cuales son
de realizacin obligatoria. El Montaje 2 supone una modificacin del Montaje 1.
En la seccin 4, desarrollo delMontaje 1, se comienza con una descripcin de alto nivel del
sistema, en el que se muestra un esquema de bloques del mismo, se detallan las
especificaciones de diseo, y se definen claramente las entradas y salidas. Despus se realiza
una descripcin de cada uno de los bloques que lo componen. Aparte de las seales de
entrada y salida del sistema completo mencionado, los diferentes circuitosdisponen de
terminales de control que deben fijarse al nivel lgico correspondiente. Para la interpretacin
correcta de estos terminales, el alumno debe consultar la tabla de funcionamiento del
dispositivo proporcionada por el fabricante.
En la seccin 5 se describe la modificacin a realizar en el Montaje 1 para conseguir el
Montaje 2. Esta parte exige de una participacin mayor del alumno en el diseo.
En la prctica existen una serie de cuestiones de realizacin obligatoria que el alumno debe
responder en los espacios reservados para ello y cuyo resultado influir en la calificacin final
de la prctica.
Esta memoria deber ser impresa y cumplimentada todas las cuestiones antes de acceder al
laboratorio.
2. OBJETIVOS
El objetivo principal de esta prctica consiste en que el alumno sea capaz de analizar,
implementar y testear con xito un sistema combinacional, as como con aspectos relacionados
con el diseo de sistemas digitales. Los objetivos parciales que se pretenden lograr son los
siguientes:
Departamento de Electrnica
Universidad de Alcal
Prctica 1.
3. CONCEPTOS TERICOS.
Los conceptos tericos directamente relacionados con esta prctica son los siguientes:
4.1.
A[3:0]
(0)
S[3:0] DECODIFICADOR
BCD 7 SEG
B[3:0]
(1)
a
b
c
d
e
f
g
SEL
DETECTOR
>9
DP_on
S[3:0]
A[3:0]
B[3:0]
A partir del dato seleccionado (S),en el bloque DETECTOR>9 se genera una seal DP_on que
proporciona a nivel bajo siempre que S sea mayor que 9 y a nivel alto en caso contrario. Esta
seal va a ser utilizada para iluminar o apagar el punto del display y para inhibir o habilitar el
decodificador BCD a 7 segmentos:
Cuando en valor representado por el dato Sseamayor que9 (DP_on= 0), se iluminar
el punto del display a la vez que permanecen apagados todos sus segmentos
-3-
Prctica 1.
4.2.
Cuando en valor representado por el dato Ses menor o igual a 9 (DP_on= 1), dicho
valor se visualizar en el display y el punto permanece apagado.
Una vez descrito el funcionamiento del sistema, se procede a detallar cada uno de los bloques
que lo integran.
4.2.1.
ENTRADA DE DATOS.
Figura 2Microswitches para los datos de entrada (a). Circuito equivalente de cada interruptor (b).
Descripcin del funcionamiento.
Con los microswitches conectados como se muestra en laFigura 2.a, cada uno de los bits se
activa independientemente, de manera que en la posicinON (Cerrado) se tiene un nivel
bajo(GND) en el bit correspondiente, y un nivel alto (Vcc) en la posicin contraria.Cada
interruptor funciona individualmente como el esquema de laFigura 2.a.
B3:
B2:
B1:
B0:
Universidad de Alcal
Prctica 1.
Las resistencias determinan la corriente que circula por los microswitches, y debe tenerse en
cuenta cul es la corriente mxima que soportan para no daarlos. Se puede utilizar cualquier
valor de resistencia que se encuentre dentro del margen 1K y 10K. Para esta prctica se
elige el valor de 1K.
Pruebas.
Para comprobar que los microswitches estn correctamente conectados, configure algn dato
en cada uno de ellos y compruebe con el polmetro, u osciloscopio, que se tienen los niveles de
tensin correspondientes en cada uno de los bits. Por ejemplo, tanto en A como en B:
Configure el dato, en decimal, N=10 d (1010 b) en A y compruebe que tiene los niveles
en A3A2A1A0=HLHL. Proceda igual con B.
4.2.2.
74LS157
1A
1B
2A
2B
3A
3B
4A
4B
1Y
2Y
3Y
4Y
4
7
9
12
A/B
G
Cuestin 3. De acuerdo con la tabla de funcionamiento del 74LS175 complete las conexiones
a realizar sobre l para implementar el multiplexor de la Figura 1.
A0
B0
A1
B1
A2
B2
A3
B3
SEL
74157
2
3
5
6
11
10
14
13
1A
1B
2A
2B
3A
3B
4A
4B
1
15
A/B
G
-5-
1Y
S0
2Y
S1
3Y
4Y
12
S2
S3
Prctica 1.
B3 B2 B1 B0
1 0 0 1
1 0 0 1
SEL
0
1
S3 S2 S1 S0
4.2.3.
Seleccione un nivel alto en SELy compruebe que en S3..S0 se tienen los niveles
lgicos 1001.
MDULO DE VISUALIZACIN.
El mdulo de visualizacin (Figura 4) est compuesto a su vez por dos elementos: el elemento
de visualizacin propiamente dicho (en este caso un display de 7 segmentos de nodo comn)
y un driver(74LS47) para excitar dicho elemento de visualizacin.
74LS47
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
D3
Rpd
13
12
11
10
9
15
14
Vcc
a
b
c
d
e
f
g
VCC
Dp
7
1
2
6
4
5
3
display
Departamento de Electrnica
Universidad de Alcal
Prctica 1.
1
2
13
11
7
(a)
10
9
(b)
Cuestin 6.Indicar que caracteres se visualizan en el display cuando el cdigo presente en las
entradas del 74LS47 se corresponde con los valores 0111b, 0101b, 1111by 1011b. Qu
conclusin se saca del anlisis de la tabla de verdad del 74LS47.
350
Valores comprendidos entre 300 y 600 son admisibles para estas resistencias.
-7-
Prctica 1.
4.2.4.
El bloque detector de nmero mayor que nueve (Figura 6) es un bloque lgico que proporciona
una salida DP_on que se pone a nivel bajocuando el valor representado por la salida (S) del
multiplexor es mayor que 9, y un nivel alto en caso contrario.
S3
S2
S1
DET ECTOR
DP_on
>9
S0
Salidas
S3
S2
S1
S0
Departamento de Electrnica
DP_on
Universidad de Alcal
Prctica 1.
S1S0
S3S2
00 10 11 01
00
10
11
01
Cuestin 9.Implementar utilizando puertas NAND de 2 entradas la ecuacin de laCuestin 8.
-9-
Prctica 1.
4.3.
SISTEMA COMPLETO.
El esquema completo del sistema combinacional se obtendr uniendo los circuitos creados en
las cuestiones anteriores.
DP_on
Vcc
330 ?
VCC
display
12 S3
A/B
G
10
SEL
1k ?
VCC
1
15
A3 A2 A1 A0
B3 B2 B1 B0
S2
9
3Y
S1
7
2Y
S0
1Y
74157
1k ?
2
3
5
6
11
10
14
13
1A
1B
2A
2B
3A
3B
4A
4B
4Y
1
2
3
4
8
7
6
5
VCC
1
2
3
4
8
7
6
5
7
1
2
6
4
5
3
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
74LS47
13
12
11
10
9
15
14
330 ?
DETECTOR > 9
a
b
c
d
e
f
g
DISPLAY
Dp
Departamento de Electrnica
Universidad de Alcal
Prctica 1.
0101 0010
1001 1111
1001 1111
1011 0000
Dp_on
ABCDEFG
(Salidas del 74LS47)
Punto
Carcter visualizado
el display
0100100
Apagado
Una vez montado el sistema completo, compruebe el funcionamiento correcto del mismo, con
diferentes combinaciones de los datos de entrada A y B y de la seal SEL de seleccin. Se
puede comenzar con los valores indicados en la Cuestin 11.
A[3:0]
(0 )
S[3:0]
B[3:0]
CON
VER SOR
Bloque
BINARI O
Combinacional
DEC .
BCD 7 SEG
(1 )
SEL
DECENAS
-11-
a
b
c
d
e
f
g
Prctica 1.
Cuestin 12.Busque y explique cul debe ser el procedimiento a seguir para disear el Bloque
Combinacional descrito utilizando un sumador de 4 bits.Se debe justificar la base terica en la
que se basa la solucin adoptada.
Departamento de Electrnica
12
Universidad de Alcal
Prctica 1.
-13-