ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET
Guerra Gabriel, Salinas Kleber y Zambrano Jonathan
TRANSISTOR DE EFECTO DE CAMPO - JFET
(JUNTION FIELD EFFECT TRANSISTOR)
Abstract—Para comprender a los JFET se
debe tener en cuenta cada una de las partes de
las que consta, las leyes que rigen a este
dispositivo electrónico, sus diferentes tipos de
polarización, y sus diferentes e importantes
aplicaciones en el mundo de la electrónica,
como la amplificación.
Saber como se puede optimizar el uso del
JFET en los diferentes circuitos electrónicos
de uso cotidiano en la tecnología.
I. HISTORIA
Una vez creado, el transistor fue el sustituto de
la válvula termoiónica de tres electrodos o
triodo, el transistor bipolar fue inventado en los
Laboratorios Bell de EE. UU. en diciembre de
1947 por John Bardeen, Walter Houser Brattain
y William Bradford Shockley, quienes fueron
galardonados con el Premio Nobel de Física en
1956.
Al principio se usaron transistores bipolares y
luego se inventaron los denominados
transistores de efecto de campo (FET). En los
últimos, la corriente entre la fuente y la pérdida
(colector) se controla usando un campo eléctrico
(salida y pérdida (colector) menores). Por
último, apareció el semiconductor metal-óxido
FET (MOSFET). Los MOSFET permitieron un
diseño extremadamente compacto, necesario
para los circuitos altamente integrados (IC).
Hoy la mayoría de los circuitos se construyen
con la denominada tecnología CMOS
(semiconductor metal-óxido complementario).
La tecnología CMOS es un diseño con dos
diferentes MOSFET (MOSFET de canal n y p),
que se complementan mutuamente y consumen
muy poca corriente en un funcionamiento sin
carga.
La idea del transistor de efecto de campo o FET
ha existido durante muchos años. La idea de
este tipo de dispositivo apareció por primera vez
en una propuesta formulada por Lilienfield en
1926. Más tarde, en 1935 la idea de re-apareció
en un documento presentado por un
investigador llamado Heil.
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
1
Sin embargo, fue durante la década de 1940 en
los Laboratorios Bell que se han hecho
progresos reales hacia el transistor de efecto de
campo o FET. En este momento se creó un
grupo de investigación en semiconductores, que
investigó una serie de ámbitos relacionados con
los semiconductores, uno de los cuales era un
dispositivo que modula la corriente que fluye en
un canal de semiconductores comprar haga un
cierre de campo eléctrico a la misma.
Desgraciadamente, la idea para el transistor de
efecto de campo no empezar a trabajar, incluso
después de repetidos intentos para descubrir la
causa del problema no se ha avanzado. Como
resultado de este fracaso del grupo de
investigación de este dispositivo, volvieron la
vista en otras direcciones y en última instancia
inventado el transistor bipolar en 1948.
Tras el descubrimiento del transistor bipolar,
gran parte de la investigación en
semiconductores, se centró en la mejora de este
dispositivo, y la idea para el transistor de efecto
de campo no fue investigado a fondo por
algunos años.
Una de las razones principales por las que la
idea para el transistor de efecto de campo no
funcionó inicialmente fue que los materiales no
puede ser lo suficientemente refinado. Sin
embargo el trabajo avanzado en la mejora de los
materiales semiconductores para el transistor
bipolar, este trabajo también permitió proceder
con el transistor de efecto de campo. Esto dio
lugar a la aplicación con éxito del transistor de
efecto de campo o FET, y ganó amplia
aceptación durante la década de 1960 cuando
estos dispositivos se hizo más ampliamente
disponible.1
II. CONSTITUCIÖN
Teoría Previa:
Semiconductor TIPO N.- Las impurezas en un
cristal semiconductor extrínseco siempre están
1 http://wapedia.mobi/es/Transistor
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 2

en una concentración mucho menor que los

átomos propios del semiconductor. Cuando se
introduce un átomo de impureza pentavalente
(por ejemplo fósforo) en un cristal, éste
sustituye a un átomo de silicio en un nudo de la
red cristalina. El átomo de impureza dedica
cuatro de sus cinco electrones de valencia a
construir los cuatro enlaces covalentes que
demanda la estructura cristalina. El “quinto
electrón” queda débilmente unido al átomo a
través de la fuerza de Coulomb entre el electrón
y el núcleo y se requiere muy poca energía para
desligarlo. Se ha generado por lo tanto un
electrón portador de corriente.2

El transistor de efecto de campo de unión,

también denominado JFET es un dispositivo de
tres terminales (drenaje o drain, compuerta o
gate y fuente o source). Compuesto por
materiales tipo P y tipo N. En el JFET la
corriente fluye entre los terminales de drenaje y
fuente, y está controlada por la tensión aplicada
entre el terminal de compuerta y el de fuente.
Entonces, al igual que el BJT, el FET es un
dispositivo de tres terminales, pero solo tiene
una unión PN en vez de dos, como en el BJT.
Hay dos tipos de JFET: el de canal N y el canal
P.3

JFET Canal N.-

Semiconductor TIPO P.- Si en lugar de
impurezas pentavalentes se introducen en el
cristal de silicio impurezas trivalentes, se
obtiene un semiconductor tipo P. Cuando un
átomo de impureza trivalente (por ejemplo
boro) sustituye a un átomo de silicio en el
cristal, emplea a sus tres electrones de valencia
en formar tres enlaces covalentes para unirse a
sus vecinos. Queda, sin embargo, el “cuarto
enlace” sin completar.
Este enlace covalente incompleto, asociado a la
impureza trivalente, ejerce una fuerza de
atracción sobre los electrones de valencia
vecinos. Se ha generado, pues, un hueco, sin
El JFET de canal N se construye utilizando
que haya generado un electrón de conducción,
cinta de material de tipo N con dos materiales
ya que el electrón queda fijado en la impureza.
de tipo P difundidos en ella, uno en cada lado.4

En este tipo de JFET la corriente circula por la

región N, que se extiende entre los contactos de
de drenaje y fuente. Obsérvese que en este
dispositivo existe una unión PN entre el

3 Circuitos y Dispositivos Electrónicos,

Lluís Prat Viñas, pág. 361

2 Circuitos y Dispositivos Electrónicos, 4 Diseño Electrónico, J. C. Savant, pág.

Lluís Prat Viñas, pág. 360 169

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 3

terminal de compuerta y el canal N. En su voltaje inverso entre la compuerta y la fuente. El

funcionamiento como transistor esta unión PN
siempre debe estar polarizada inversamente.
Entonces la corriente de compuerta será
aproximadamente cero. Cuando aumenta la
polarización inversa de dicha unión, la anchura
efectiva del canal N disminuye y, en
consecuencia, aumenta la resistencia del canal.
Por dicha razón, para una misma tensión
aplicada entre drenaje y fuente, la corriente
disminuye al polarizar más inversamente la
unión PN de compuerta.
JFET siempre opera con la juntura PN
compuerta-fuente polarizada inversamente. La
polarización inversa de la juntura compuerta-
fuente con un voltaje de compuerta negativo
produce una barrera de potencial a lo largo de la
juntura PN, que se extiende en el canal N y así
incrementa su resistencia restringiendo el ancho
del canal.
El ancho del canal puede controlarse variando el
voltaje de la compuerta, por tanto, también se
puede controlar la cantidad de corriente de
drenaje ID.

VARIACIÓN DE LA TENSIÓN
JFET Canal P.- COMPUERTA-FUENTE EN EL FET.-
Ahora vamos a considerar las características
ID- VDS completas para varios valores del
parámetro VGS. El FET es un dispositivo
controlado por tensión y se controla mediante
VGS.

El JFET de canal P tiene una cinta de material

tipo P con dos materiales de tipo N difundidos
en ella, uno en cada lado.5

En sete tipo de JFET la corriente circula por la

región P, entre drenaje y fuente. La anchura del
canal es modulada por la polarización inversa
aplicada a la unión PN de puerta.

OPERACIÓN BÁSICA.-

En la figura se muestra la curva característica

para un JFET canal N.
Conforme se incrementa VGS (más negativo
para un canal N y más positivo para un canal P)
se forma la región desértica (saturación) y se
cierra para un valor menor que ID. Por tanto,
par el JFET de canal N de la figura, ID máxima
se reduce desde IDSS conforme VGS se hace
más negativo. Si VGS disminuye aún más (más
negativo), se alcanza un valor de VGS, después
del cual ID será cero sin importar el valor de
VDS. Este valor de VGS se denomina
La figura muestra los voltajes de polarización
VGSoff, o tensión de estrangulamiento VP. El
aplicados al dispositivo canal N. VDD
proporciona el voltaje drenaje-fuente y genera la valor de VP es negativo para un JFET de canal
N y positivo para JFET de canal P.
corriente de drenaje-fuente. VGG establece el
CARACTERÍSTICA DE
5 Diseño Electrónico, J. C. Savant, pág. TRANSFERENCIA DEL JFET.- De gran
169 valor en el diseño con JFET es la característica
de transferencia, que es una gráfica de la
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET
corriente de drenaje, ID, como función de la
tensión compuerta a fuente, VGS, por encima
del estrangulamiento. Se grafica con VDS igual
a una constante, aunque la característica de
transferencia es en esencia independiente de
VDS pues, luego de que el FET llega al
estrangulamiento, ID permanece constante para
valores mayores de VDS. Esto se puede ver a
partir de las curvas ID-VDS, donde cada curva
se vuelve plana para valores de VDS>VP.
Cada curva tiene un punto de saturación
diferente.6
Las características de transferencia se pueden
obtener de una extensión de las curvas ID-
VDS. Un método útil de determinar la
característica de transferencia en con ayuda de
la siguiente relación (Ecuación de Schockley):
IDIDSS≈1-VGSVP2
Por tanto, sólo se necesita conocer IDSS y
VP, y toda la característica queda determinada.
Las hojas de datos de los fabricantes a menudo
dan estos dos parámetros, por lo que se puede
construir la característica de transferencia o
utilizar la ecuación directamente.
Conforme VGS se vuelve más negativo, el
estrangulamiento se produce a menores valores
de VDS y la corriente de saturación se vuelve
más pequeña. La región útil para operación
lineal es por arriba del estrangulamiento y por
debajo de la tensión de ruptura.
La región de estrangulamiento y la ruptura por
avalancha se denomina región activa, región de
operación del amplificador, región de saturación
o región de estrangulamiento. La región óhmica
(antes del estrangulamiento) a veces se
denomina región controlada por tensión. El FET
6 Diseño Electrónico, J. C. Savant, pág.
171
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
4
opera en esta región cuando se desea un resistor
variable y en aplicaciones de conmutación.
La tensión de ruptura es función de VGS así
como de VDS. Conforme aumenta la magnitud
de la tensión entre compuerta y fuente (más
negativa para el canal N y más positiva para el
canal P), disminuye la tensión de ruptura. Con
VGS= VP, la corriente de drenaje es cero
(excepto por una pequeña corriente de fuga), y
con VGS=0, la corriente de drenaje se satura
a un valor:
ID= IDSS
TRANSCONDUCTANCIA gm.- Para
obtener una medida de la amplificación posible
con un JFET, se introduce el parámetro gm,
que es la transconductancia en directo. El valor
de gm, que se mide en siemens [s], es una
medida del cambio en la corriente de drenaje
para un cambio en la tensión de compuerta –
fuente. Esto se puede expresar como:
gm=∂iD∂VGS≈∆iD∆VGSVDS=const
ante
Se puede encontrar la transconductancia
diferenciando la ecuación de Schockley, lo que
da como resultado:
gm=∂iD∂VGS=-2IDSSVP1-VGSVP
Se define:
gm0=-2IDSSVP
Que es la transconductancia en VGS=0.
Utilizando esta ecuación la transconductancia
está dad por:
gm=gm01-VGSVP
III. POLARIZACIÓN DEL JFET
El propósito de polarizar, es seleccionar un
voltaje compuerta – fuente apropiado para
establecer una corriente de drenaje deseada.
Los principales tipos de polarización son: fija,
autopolarizado y con divisor de voltaje.7
Polarización FIJA.-
7 Dispositivos Electrónicos, Carlos
Novillo, pág. 350
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 5

Como la corriente de la compuerta es nula, la

tensión VGS será:

VGS=-IDRS=-ID.1,6 103

Suponiendo que el JFET trabaje en la región de

saturación:

ID=IDSS1-VGSVP2

ID=10.1031-VGS-82

Combinando estas dos ecuaciones resulta:

VGS2+20VGS+64=0
Este es un circuito con JFET de polarización Cuyas soluciones son VGS=-4V y VGS=-
FIJA.
16V. La segunda de estas soluciones no tiene
sentido físico, ya que, al ser una tensión inferior
Se vio que IG=0 mA, entonces se tiene que:
a VP, el JFET estaría en estado de corte, ID
VRG=IGRG=0mA*RG=0V sería nula y, por tanto también lo sería VGS.
En consecuencia, la solución correcta es
-VGG=VRG+VGS, entonces VGS=-4V.
Sustituyendo este valor en la segunda de las
VGS=-VGG ecuaciones se obtiene ID=2,5mA. Con este
valor de ID puede calcularse VDS:
Puesto que VGS=-VGG, que es una fuente
constante, entonces la denominación de VDS=15-IDRS+RD=7V
“polarización FIJA”.
La corriente ID, se determina con la ecuación Este resultado confirma que la hipótesis de que
de Schockley. el JFET trabaja en saturación es correcta,
puesto que VDS es mayor que VGS-VP que
ID=IDSS1-VGSVP2 se igual a 4 V.

AUTOPOLARIZACIÓN.- Recuerde que un

Una vez conocida ID, se pueden calcular los
otros parámetros del circuito.
EJEMPLO:
Hallar el punto de trabajo del JFET en el
circuito de la figura.
Tómese IDSS=10mA y VP=-8V
JFET debe operar de manera que la juntura
compuerta-fuente siempre esté polarizada
inversamente. Esta condición requiere un VGS
negativo para un JFET canal N y un VGS
positivo para un JFET canal P. Esto puede
obtenerse mediante el arreglo de
autopolarización que se muestra en la figura:

JFET canal N JFET canal P

La resistencia de la compuerta, RG, no afecta la

polarización porque casi no hay caída de voltaje
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 6

a través de ella; entonces, la compuerta se

mantiene a 0V. La resistencia RG es necesaria
solamente para aislar una señal AX de tierra en
aplicaciones de amplificadores.
Para el JFET canal N de la figura, IS genera una
caída de voltaje en RS y que hace que la fuente
sea positiva con respecto a tierra. Puesto que
ID=IS y VG=0, entonces, VS=IDRS. El
voltaje compuerta –fuente es

VGS=VG-VS=0-IDRS
La figura muestra un JFET canal N polarizado
VGS=-IDRS : Ecuación de la recta de carga con divisor de voltaje. El voltaje en la fuente del
JFET debe ser más positivo que el voltaje en la
De donde, compuerta para mantener la juntura compuerta-
fuente polarizada inversamente.
ID=IDSS1--IDRSVP2 El voltaje en la fuente es:

Para el JFET canal P de la figura, la corriente a VS=IDRS

través de RS produce un voltaje negativo en la
fuente y entonces8 IG=0

VGS=+IDRS I1=I2

Ejemplo: El voltaje de la compuerta está determinado por

Determinar el valor de RS requerido para
autopolarizar un JFET canal P con
IDSS=25mA y VP=15V, para un
VGS=5V.
las resistencias R1 y R2 como se expresa en la
siguiente ecuación usando al relación del divisor
de voltaje:
VG=VDDR2R1+R2

Solución: VG=VGS+VS=VGS+IDRS

A partir de la ecuación para calcular ID, y el voltaje Compuerta-a-Fuente es

cuando se conocen IDSS, VGS y Vp
VGS=VGS-VS=VG-IDRS
ID=25ma1-5V15V2=11.11mA Entonces
Ahora se determina RS, VGS=VG-IDRS
RS=VGSID=5V11.11mA=450Ω Es la ecuación de la recta de carga. Por lo tanto:

Valor normalizado, RS=470Ω ID=IDSS1-VG-IDRsVp2

POLARIZACIÓN CON DIVISOR DE la corriente de Drenaje también puede
VOLTAJE.- expresarse como9

ID=VSRS

Sustituyendo se tiene

ID=VG-VGSRD

Ejemplo:

8 Dispositivos Electrónicos, Carlos 9 Dispositivos Electrónicos, Carlos

Novillo, pág. 354 Novillo, pág. 364

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 7

En el circuito de la figura VDD=12V;

R1=6.8MΩ; R2=1MΩ, R0=3.3KΩ;
RS=1,8KΩ. Dado VP=7V, determinar ID
y VGS para el JFET con polarización con
divisor de voltaje.

ID=VG-VGSRD=12V-
7V3.3K=1.52mA

El voltaje compuerta-fuente se calcula como

sigue

VS=IDRS=1.52mA*1.8KΩ=2.73V

Vin=VGS

V0=-gmVGS(rd∥RD)

Av=-gm(rd∥RD)

VG=12V1MΩ6,8MΩ+1MΩ=1,54V Zin=RG

Entonces, Z0=rd∥RD

VGS=1,54V-2,73V=-1,19V Auto Polarizado.-

VDS=7V-2,73V=4,27V

CIRCUITOS BÁSICOS CON JFET10:

Polarización Fija.-

Vin=VGS

V0=-gmVGS(rd∥RD)

Av=-gm(rd∥RD)

Zin=RG

Z0=rd∥RD
10 Dispositivos Electrónicos, Carlos
Novillo, pág. 391 a 393

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 8

Vcc

RD
RG1

RL

RG2
RS1

Polarización con Divisor de Voltaje.- RS2

Av=V0Vin=-gmReqgmRS1+1

Req=RD∥RL

Zi=RG1∥RG2

Z0=RD

Ejemplo:

Calcular la ganancia y el voltaje de salida del

siguiente amplificador circuito con JFET en
configuración de fuente común.
Donde VCC=12V y Vin=0.5Vp
El JFET está regido por:
IDSS=7mA y VP=-5V
Vcc

Vin=VGS 2kΩ
2.1MΩ

V0=-gmVGS(rd∥RD)
2kΩ

Av=-gm(rd∥RD)
270kΩ
Zin=R1∥R2 1.5kΩ

Z0=rd∥RD
1kΩ

IV. AMPLIFICACIÓN CON JFET

(Todas las amplificaciones siguientes están aplicadas a
circuitos con JFETs en polarización con divisor de voltaje)

AMPLIFICACIÓN EN CONFIGURACIÓN
EN FUENTE COMÚN.- En este tipo de
configuración la ganancia tiene un signo
negativo; esto se debe a que hay una inversión VG=RG2VccRG1+RG2=270K*1227
de fase del voltaje de salida con respecto al 0K+2.1M=1,37V
voltaje de entrada.
VGS=VG-VS=VG-ID(RS1+RS2)

ID=7mA1-1,37V-ID(1.5K+1K)-52
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 9

Entonces tengo dos valores de ID: Calcular la ganancia de voltaje y el voltaje de

salida para el circuito de la siguiente figura con
ID1=1.6mA y ID2=4.1mA JFET en configuración de drenaje común; con
Vin=1Vp y Vcc=12V.
Como los dos valores están dentro del rango Las características del JFET son:
del voltaje de saturación, compruebo con el IDSS=7mA y VP=-5V
voltaje de compuerta-fuente:
Vcc
VGS1=-2,63V y VGS2=-8,88V
1.5kΩ
2MΩ
Entonces como el valor de VGS2 está fuera
del rango de VP el valor de ID=1,6mA

gm=-2*7mA-5V 1-1,37V-1,
6mA*2.5K-5 300kΩ

gm=1,33 mS
1kΩ 2kΩ

Av=-gmReqgmRS1+1

Av=-
1,33ms(2K∥2K)1,33ms*1,5K+1=-
0.44
VG=RG2VccRG1+RG2=300K*1230
0K+2M=1,57V
Vo=0,22Vp
VGS=VG-VS=VG-IDRS
AMPLIFICADOR EN CONFIGURACIÓN
EN DRENAJE COMÚN.- En esta ID=7mA1-1,57V-ID1K-52
configuración no hay inversión de fase del
voltaje de salida con respecto al voltaje de Por lo tanto tengo dos valores de ID
entrada.
ID1=3.2mA y ID2=13.5mA
Vcc

Entonces tengo que ID=3.2mA porque la

RD
RG1 otra corriente sobrepasa los límites de la
corriente de saturación.

gm=-2*7mA-5V 1-1,57V-
3,2mA*1K-5

RG2
gm=1,89 mS
RS RL

Av=V0Vin=1.89ms*6.67K1.89ms*
6.67K+1=0.92

Vo=0,92Vp
Av=V0Vin=-gmReqgmReq+1 AMPLIFICADOR EN CONFIGURACIÓN
EN COMPUERTA COMÚN.- En esta
Req=RS∥RL configuración de amplificador de JFET no hay
inversión de fase del voltaje de salida con
Ejemplo: respecto al voltaje de entrada.

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 1
0
Por lo tanto tengo dos valores de ID
VDD

ID1=2.9mA y ID2=12.9mA
RD
RG1
Entonces tengo que ID=2.9mA porque la
RL otra corriente sobrepasa los límites de la
corriente de saturación.

RG2 gm=-2*7mA-5V 1-1,1V-2.9mA*1K-

5
RS

gm=1,79 mS

Av=V0Vin=1.79mA*857.14=1,53

Av=V0Vin=gmReq
Vo=2,3Vp
Req=RD∥RL

Rin=RS∥1gm
V. APLICACIONES DEL JFET
Ro=RD∥RL
Las aplicaciones que aquí se describen
aprovechan la alta impedancia de entrada de los
Ejemplo: transistores de efecto de campo, el aislamiento
que existe entre los circuitos de la compuerta y
Calcular la ganancia de voltaje y el voltaje de del drenaje, y la región lineal de las
salida del siguiente circuito con JFET en características del JFET que permiten aproximar
configuración de compuerta común; si el dispositivo mediante un elemento resistivo
entre las terminales de drenaje y fuente.
Vin=1,5Vp y VDD=12V
Las características del JFET están dadas por: RESISTOR CONTROLADO POR
IDSS=7mA VOLTAJE (Amplificador no-inversor).- Una
VP=-5V de las aplicaciones más comunes del JFET es
como un resistor variable cuyo valor de
VDD
resistencia está controlado por el voltaje de DC
aplicado en la terminal de la compuerta. En la
2kΩ
2.5MΩ

1.5kΩ

250kΩ

1kΩ

VG=RG2VccRG1+RG2=250K*1225
0K+2.5M=1,1V
En al figura se indica claramente la región lineal
VGS=VG-VS=VG-IDRS (saturación) de un transistor JFET. Obsérvese
que en esta región, las distintas curvas inician
ID=7mA1-1,1V-ID1K-52 todas en el origen y siguen un camino
prácticamente recto a medida que el voltaje

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 1
1
drenaje-fuente y la corriente de drenaje se
incrementan. Obsérvese que incluso cuando las
curvas tienen cierta curvatura, es posible
aproximarlas mediante el empleo de líneas
rectas, todas ellas con origen en la intersección
de los ejes y una pendiente determinada por el
voltaje en DC de compuerta-fuente. Como se
tiene una gráfica de I vs. V donde la corriente es
el eje vertical y el voltaje el eje horizontal, la
pendiente será más pronunciada con menor
resistencia, y la pendiente será más horizontal
con una mayor resistencia. El resultado de seto
es que una línea vertical tendrá una resistencia
de 0Ω, mientras que una línea horizontal tendrá
una resistencia infinita. Cuando VGS=0 V, la
pendiente será la más pronunciada y la
resistencia, la menor. A medida que el voltaje
compuerta-fuente crece de forma negativa, la
pendiente disminuye hasta encontrarse
prácticamente horizontal cerca del voltaje de VOLTÍMETRO JFET.- El efecto resistor
estrechamiento. controlado por voltaje que acabamos de
Mediante la ley de ohm, calculemos la describir será bien utilizado en el voltímetro
resistencia asociada con cada curva para un JFET de la siguiente figura.
ejemplo cualquiera, variando la corriente de
drenaje y con un voltaje de drenaje-fuente de
0.4V

VGS=0V:
RDS=VDSIDS=0.4V4mA=100Ω

VGS=-0.5V:
RDS=VDSIDS=0.4V2.5mA=160Ω

VGS=-1V:
RDS=VDSIDS=0.4V1.5mA=267Ω

VGS=-1.5V:
RDS=VDSIDS=0.4V0.9mA=444Ω

VGS=-2V:
RDS=VDSIDS=0.4V0.5mA=800Ω

VGS=-2.5V:
RDS=VDSIDS=0.4V0.12mA=3.3KΩ

En particular, observe que se incrementa la

resistencia drenaje-fuente a medida que el
voltaje compuerta-fuente se acerca al valor de
estrechamiento.
La siguiente figura muestra la equivalencia para
valores extremos en el JFET con resistencia.11

11 Electrónica: teoría de circuitos y

dispositivos electrónicos, Boylestad
Nashelsky, pág. 331-332

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET
La resistencia de drenaje del JFET proporciona
una de las ramas de una red puente que cuando
se encuentra balanceada provocará corriente
cero a través del medidor sensible que aparece
en el diagrama equivalente de la misma figura.
Debido a la necesidad de polarizar
adecuadamente el JFET, el usuario debe ser
particularmente cuidadoso en conectar las
puntas de prueba como se muestra para los 8V
que están midiendo. 12
RED DE TEMPORAZACIÓN.- El gran
aislamiento entre los circuitos de compuerta y
drenaje permite el diseño de un temporizador
relativamente simple como el presentado en la
siguiente figura.
El interruptor del tipo normalmente abierto
(NE) que cuando se cierra, coloca al capacitor
en corto y causa que el voltaje en sus terminales
caiga rápidamente a 0V. la red de conmutación
puede manejar la descarga rápida de voltaje a
través del capacitor, debido a que los voltajes de
trabajo son relativamente bajos y el tiempo de
descarga es extremadamente corto.
Cuando se aplica la potencia, el capacitor
responderá con su equivalente de circuito
cerrado ya que el voltaje a través del capacitor
12 Electrónica: teoría de circuitos y
dispositivos electrónicos, Boylestad
Nashelsky, pág. 337-338
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE
DISPOSITIVOS ELECTRÓNICOS
1
2
no puede cambiar de forma instantánea. El
resultado es que el voltaje compuerta-fuente del
JFET inmediatamente se establecerá en 0 V, la
corriente de drenaje será igual a la corriente de
saturación y la lámpara se encenderá.. Sin
embargo con el interruptor en al posición
normalmente abierta, el capacitor comenzará a
cargarse a -9V. Debido a las altas impedancias
paralelas de entrada del JFET, éstas
prácticamente no ejercen efecto sobre la
constante de tiempo de carga del capacitor.
Eventualmente, cuando el capacitor alcance el
nivel de estrechamiento, el JFET y la lámpara se
apagarán. Por lo tanto, en general, cuando el
sistema se enciende por primera vez, la lámpara
encenderá durante un periodo muy corto y luego
se apagará. Ahora ya se encuentra lista para
efectuar su función de temporizador.
Cuando el interruptor se cierra, pondrá en corto
al capacitor y el voltaje de la compuerta se fijará
en 0V. La corriente de drenaje resultante será
IDSS y la lámpara brillará mucho. Cuando el
interruptor se libere, el capacitor se cargará
hacia -9V, y eventualmente cuando alcance el
nivel de estrechamiento, tanto la lámpara como
el JFET es apagarán. 13
SISTEMAS DE FIBRA ÓPTICA.- la
introducción a la tecnología de fibra óptica ha
ejercido un efecto dramático sobre la industria
de las telecomunicaciones. La capacidad de
transporte de información del cable de fibra
óptica es significativamente mayor que el
proporcionado por los métodos convencionales
mediante pares trenzados de cables individuales.
Además, el tamaño del cable se reduce; el cable
es más barato; se eliminan disturbios en la
transmisión como consecuencia de efectos
electromagnéticos entre los conductores de
transporte de corriente, y se elimina el ruido
debido a fuentes de perturbación externa como
las luminosas.
En la siguiente figura se proporciona un
equivalente electrónico para la trasmisión de
información de cómputo TTL (lógica transistor-
transistor).
13 Electrónica: teoría de circuitos y
dispositivos electrónicos, Boylestad
Nashelsky, pág. 338-339
ESCUELA POLITÉCNICA NACIONAL – INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – JFET 1
3

REFERENCIAS
[1] SAVANT, C. J. Jr., “Diseño Electrónico:
Circuitos y Sistemas”, Tercera Edición,
2000, pp. 167 – 174, 183.

[2] Electrónica: teoría de circuitos y dispositivos

electrónicos, Boylestad Nashelsky, Octava
Edición, pág. 331-343

[3] Circuitos y Dispositivos Electrónicos, Lluís

Prat Viñas,ed, sexta edición, 347-351

[4] Dispositivos Electrónicos, Carlos Novillo,

Cuando el control de habilitación se encuentra capítulo 4
en el estado encendido o 1, la información TTL
que se encuentra en la entrada de la compuerta [4] Fuentes de Internet:
AND podrá pasar a través de la compuerta de la - http://wapedia.mobi/es/Transistor
configuración del JFET. El diseño el tal, que los
niveles discretos de voltaje asociados con la
lógica TTL encenderá y apagarán al JFET
(quizá 0V y -5V respectivamente para un JFET
con Vp=-4 V). El cambio resultante en los
niveles de corriente ocasionará dos niveles
distintos para la intensidad de la luz LED en el
circuito de drenaje. Esta luz será luego dirigida
a través del cable hacia la estación de recepción
donde un fotodiodo reaccionará ante la luz
incidente y permitirá diferentes niveles de
corriente a través del circuito, como lo
establecen V y R. La corriente para los
fotodiodos es una corriente inversa que tiene la
dirección mostrada en la figura, pero en el
equivalente de AC el fotodiodo y el resistor R se
encuentran en paralelo como se muestra en la
figura.

Lo cual establece el signo deseado con la

polaridad presentada e la compuerta del JFET.
El capacitor C simplemente es un circuito
abierto para DC, con el objetivo de aislar el
arreglo de polarización del fotodiodo, del JFET
y un “corto circuito”. Entonces la señal de
entrada será amplificada y aparecerá en la
terminal de drenaje del JFET de salida.14

14 Electrónica: teoría de circuitos y

dispositivos electrónicos, Boylestad
Nashelsky, pág. 339 a 401

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA – LABORATORIO DE

DISPOSITIVOS ELECTRÓNICOS