MICROELECTRNICA

LABORATORIO N 3

1) Disee un circuito divisor para nmeros en binario natural: A(2n bits) / B(n bits).
Para los diseos considere las posibilidades:

a) Diseo so
b) Diseo mediante circu

lo con circuitos combinacionales (sin reloj).

itos secuenciales

y operacin en serie.

2) Disee un circuito que permite clasificar sus entradas segn su magnitud numrica, es decir un circuito de
ordenacin (sorter) de 4 entradas cada entrada tiene 3 bits (0 hasta 7).
Para el diseo anterior considere las posibilidades:
a) Circuito de ordenacin paralelo (sin reloj).
b) Circuito de ordenacin secuencial

y operacin en serie.

3) De los circuitos en las figuras (del texto del curso):

5.29, 5.30, 5.31, 5.32, 5.34, 5.35, 5.36, 5.37

Escoger 01 circuito como mnimo.

circuitos

Entender y describir en su informe previo el funcionamiento de los

de UNO como mnimo, simular y verificar su funcionamiento

hacer el correspondiente LAYOUT

en Microwind con las consideraciones necesarias que validen su Layout.

4)

Disear un circuito digital MULTIPLICADOR DE FRECUENCIA, es decir que a la entrada se tiene una

seal

de reloj de una frecuencia ( f )

y a la salida se tiene una seal de reloj del doble de frecuencia ( 2f ).

5) PREGUNTA OBLIGATORIA:

Respecto a la pregunta 9 del segundo laboratorio,

PROCEDIMIENTO
-

se pide resolver

usando

Dsch.

Obtener y entender la descripcin correspondiente en Verilog y simular en

el
automtico en Microwind y verificar su funcionamiento.

Desde DSCH obtener el layout

6) PREGUNTA OBLIGATORIA:
Para los circuitos que se pide disear en las preguntas anteriores y

TESTABILIDAD del

principal

bloque constitutivo.

que se ha realizado su LAYOUT, evale la

AT-0, STUCK-AT-1, o el modelo STUCK-OPEN, STUCK-ON.

Considere el modelo STUCK-

Hallar el conjunto mnimo de vectores de test.

el programa DSCH

Determinar si hay alguna lnea

/transistor

que no sea testable.

puntos). Mximo 20 hojas en formato Word.

INFORME PREVIO: (8
Resolver las preguntas obligatorias (

N 5 N 6
De las preguntas (N 1 N 2 N 3 N 4), escoger 02 preguntas
,

).

como mnimo.

un nmero de entradas o bits por entrada adecuado, de tal forma que demuestre que el
mtodo de diseo es vlido para generalizar para ms entradas o bits por entrada.

Asumir inicialmente

Para validar los diseos digitales realizar la simulacin funcional

en algn programa ECAD adecuado (dsch,

quartus, proteus, etc.) especialmente para las preguntas a resolver en el informe final.
Buscar en Internet y en el Texto del curso los fundamentos y los entender los diseos que presenten.

INFORME FINAL: (10 puntos

+ 2 por presentacin). Mximo 10 hojas impreso.

Se implementar el prototipo demostrativo considerando un nmero de entradas o bits por entrada

de forma que se corrobore el diseo general realizado en el informe previo.

Realizar el LAYOUT de la pregunta obligatoria (N 5)

De las preguntas (N 1 N 2 N 3 N 4)
,

, realizar el LAYOUT,

como mnimo para DOS preguntas

adecuado,

Indicaciones para el LAYOUT:

layout, con el informe final impreso.

Se revisara en Laboratorio cada

Usar el mtodo de generar el LAYOUT

Se puede usar cualquier tipo de estilo de diseo esttico o dinmico.

Usar CMOS 0.25 micras o CMOS 0.12 micras. Fuente de tensin: 5V o 2.5V.

de forma automtica

, la simulacin SPICE (*.cir) del layout puede realizarse en

Para cada layout, hallar la FRECUENCIA

simulacin
-

De ser necesario mayores detalles

o Pspice.

mediante DSCH

MXIMA DE OPERACIN y

luego verificar mediante

a una frecuencia menor a la mitad de la frecuencia mxima.

En la verificacin del LAYOUT es suficiente considerar 02 combinaciones para

OBLIGARIO:
Enviar por e-mail

Orcad

simultneamente (ralarconm@unmsm.edu.pe

las entradas.

ramatutti@gmail.com) el Informe Previo y

los archivos MSK.

Los Informes deben enviarse por e-mail el da anterior para proceder a su revisin en Laboratorio.

Se verificar en laboratorio los layouts, es obligatoria la presencia del alumno.

Entregar el Informe Final impreso al

INICIO DE CLASE

para su revisin.

MICROELECTRNICA
PARTE DE APLICACIN DEL PROYECTO DE CURSO (*)
(*)

Para presentar en el horario de Laboratorio

Replicar

el artculo de aplicacin asignado, realizar la simulacin del diseo y/o el

LAYOUT (diseo de mscaras) preferentemente en el estilo Full Custom o
Semicustom (automtico) de por lo menos UN SUBSISTEMA como mnimo, tomando
en cuenta la complejidad del diseo y la factibilidad de su implementacin. Dicho
subsistema puede ser IGUAL al mostrado en el artculo o tambin puede ser una
modificacin, ampliacin o mejora.
Mediante Microwind y de ser necesario otros programas ECAD (dsch, quartus, proteus, orcad,
pspice, etc.), se obtendr el Layout del subsistema o resultados de la simulacin y se
demostrar en Laboratorio (incluir en el CD los archivos MSK, CIR, V, SCH,
etc.).

VHD

En la fecha programada, cada grupo realizar la demostracin en computador en los

horarios de laboratorio. Esta demostracin es requisito para presentar la EXPOSICIN del
Proyecto de Curso.
NOTA: Leer las indicaciones dadas para el desarrollo del Proyecto de Curso.