La Unidad Procesadora.

En un sistema digital complejo, la capa de hardware de la mquina es el nivel ms

bajo del modelo de capas de un sistema microcomputarizado.
La unidad procesadora es una parte del nivel de hardware y consiste de una Unidad
Aritmtica Lgica y un grupo de registros de propsito general o especfico.
La unidad procesadora es el hardware final en donde se ejecutan las instrucciones
de la mquina.
Para poder ejecutar una instruccin de mquina la unidad procesadora debe ser
controlada por el hardware de la Unidad de Control. La funcin de la Unidad de
Control es generar las seales de control para que los datos viajen por la Unidad
Procesadora de forma de realizar las instrucciones de programa en lenguaje de
mquina.

Lenguaje de mquina no es lo mismo que lenguaje ensamblador.

Esquema de Unidad Procesadora Tpica

Componentes de la Unidad Procesadora.

Los Registros R0, R1, R2, R3 sirven para almacenamiento de datos y se

interconectan para realizar operaciones de transferencia directa o para realizar diversas
microoperaciones.
Cada registro est conectado a dos conjuntos de multiplexores cuya salida forman
los buses A y B. Las entradas de control en cada conjunto de multiplexores
seleccionan un registro para el bus correspondiente.
Los buses A y B se aplican a las entradas de la ALU y son los operandos de las
instrucciones de ALU. Las entradas de control de la ALU determinan la operacin en
particular que se efectuar con los operandos de entrada a ella.
El resultado de operacin de ALU es la entrada a la unidad de corrimiento. Los
datos de salida de la ALU se pueden correr a la derecha o a la izquierda, o pueden
pasar por la unidad de corrimiento sin cambio, dependiendo de las entradas de control
de la unidad de corrimiento.
El resultado de la operacin de corrimiento se coloca en el bus de salida que a su
vez se conecta a las entradas de todos los registros. El registro destino que recibe el
resultado del bus de salida es seleccionado por un decodificador. El decodificador
activa una entrada de carga de registros para producir la trayectoria de transferencia
entre los datos del bus de salida y el registro destino.
El bus de salida tiene otras terminales para transferir datos de la unidad
procesadora a un dispositivo externo. Los casos del exterior pueden entrar a la unidad
procesadora a travs de las terminales de datos de entrada en uno de los multiplexores.

Unidad de Control
La unidad de control que supervisa el funcionamiento de la trayectoria de datos del
procesador debe dirigir el flujo de informacin a travs de los buses, la ALU y la
unidad de corrimiento seleccionando las diversas componentes de la unidad.
Ejemplo de realizacin de una operacin.
R1 R2 + R3
La unidad de control debe proporcionar variables de seleccin binaria a las
siguientes entradas de seleccin:
Lneas de control MUX A: Para colocar el contenido de R2 en el bus A.
Lneas de control MUX B: Para colocar el contenido de R3 en el bus B.
Lneas de control ALU: Para generar la operacin aritmtica A + B.
Lneas de control Unidad de Corrimiento: Para generar una transferencia
directa de la salida de la ALU al bus de salida (no hay corrimiento).
Selector del destino del decodificador: Para cargar el contenido del bus de
salida en R1.
Los cinco conjuntos de variables de seleccin deben generarse en forma simultnea
y deben estar disponibles en las terminales los correspondientes dispositivos al inicio
de un periodo de pulsos de reloj.

Los datos binarios de los dos registros fuente deben propagarse a travs de los
multiplexores, la ALU, la unidad de corrimiento y a las entradas del registro destino,
todo durante un periodo de pulsos del reloj.

Despus, cuando llega la siguiente transicin de borde del reloj, la informacin

binaria en el bus de salida se carga en el registro destino. Para obtener un tiempo de
respuesta rpido, la ALU se construye con circuitos de alta velocidad y la unidad de
corrimiento con compuertas combinacionales.

Unidad de aritmtica y lgica (ALU).

Una unidad de aritmtica lgica (ALU) es un circuito combinacional que realiza un
conjunto de operaciones aritmticas y lgicas bsicas. La ALU tiene un nmero de
lneas de seleccin que sirven para elegir una operacin determinada en la unidad.
Las lneas de seleccin se decodifican dentro de la ALU de manera que k variables
de seleccin puedan especificar hasta 2k operaciones distintas.
El funcionamiento de una ALU tpica de 4 bits supone que las cuatro entradas de
datos de A se combinan con las cuatro entradas de datos de B para generar un
resultado producto de una operacin. Las funciones de la ALU segn sus entradas de
control se muestran en la siguiente tabla:
Entradas de Seleccin
S2 S1 S0 Cin
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1

Tabla de funciones de la ALU

Operacin
Nombre de la Operacin
F=A
F = A+1
F = A+B
F = A+B+1
F = A+[B]2-1
F = A+[B]2-1+1
F = A-1
F=A
F = A and B
F = A or B
F = A xor B
F = comp(A) = [A]2-1

Transferencia de A
Incremento de A
Adicin
Adicin con acarreo
A + comp a (2-1) de B
Sustraccin
Decremento de A
Transferencia de A
And lgico bit a bit
Or lgico bit a bit
Xor lgico bit a bit
Complemento de A

Una ALU tpicamente cuenta con bits de estado o bits de condicin, que despus de
una operacin de la ALU, y que nos dan informacin acerca del resultado de la
operacin de la ALU (C, V, Z, S)
Si el bit V es uno (V=1) indica resultado aritmtico incorrecto.
El bit C = 1 indica rebalse lgico(acarreo despus de la suma o prstamo
despus de la sustraccin).
El bit de estado Z es a 1 si la salida de la ALU contiene slo ceros y se pone
en 0 en caso contrario. Por lo tanto, Z = 1 si el resultado de una operacin es
cero y Z = 0 si el resultado es distinto de cero.
El bit de estado S o bit de signo tiene el valor del bit del signo del resultado.
El bit del signo es siempre el ltimo bit a la izquierda de la ALU.

Unidad desplazadora.

A la salida de la unidad aritmtica lgica se ubica una unidad desplazadora que

dependiendo de las entradas de control realiza las operaciones segn la siguiente
tabla.
Tabla de funciones de unidad desplazadora.
Entradas de Control
H1 H0
0 0
0 1
1 0
1 1

Operacin
S=F
S = shl(F)
S = shr(F)
S=0

Funcin
Transferencia de F a S (No hay desplazamiento)
Desplazamiento a la izquierda
Desplazamiento a la derecha
Transferencia de ceros a S

Unidad decodificadora.
La unidad decodificadora tiene como entradas de control D1 y D0 y dependiendo de
sus valores se carga la salida de la unidad de desplazamiento en los registros R0, R1,
R2 y R3, segn la siguiente tabla.
Entradas de Control
D1 D0
0 0
0 1
1 0
1 1

Registros a Cargar
R0
R1
R2
R3

Palabra de control de la Unidad Procesadora.

Palabra de control:
Conformada por 16 lneas de control de los subsistemas que conforman la
Unidad Procesadora.
Esta palabra de control est conformada por 5 campos

 Las funciones de todas las variables de seleccin se especifican en la siguiente

tabla

La ejecucin de una microoperacin especfica implica determinados valores binarios

en la palabra de control.
Palabra de Control para microoperacin R1 R2 R3
Campo
Smbolo
Palabra de Control

A
R2
010

B
R3
011

D
R1
001

F
H
F=A-B No hay Corrimiento
0101
000

Campos de palabra de Control para diversas microoperaciones: