UNIVERSIDAD TECNOLOGICA DEL SURESTE DE

VERACRUZ





Carrera
Mantenimiento rea industrial

Materia
Electrnica digital

Docente
Ing. Juan Carlos Hernndez Cruz

Trabajo
Practica No. 1
Compuertas lgicas

Alumno(s)
_____________________________
_____________________________
_____________________________

Cuatrimestre
Cuarto

Grupo
404





UNIVERSIDAD TECNOLOGICA DEL SURESTE DE
VERACRUZ


MANUAL DE PRACTICAS DE ELECTRNICA DIGITAL

DC-MAI-MP-01

REVISION: 1

FECHA:
01/09/14

PAG. 2 DE


Titulo
Compuertas lgicas

Prctica #1

Nombre de la asignatura
Electrnica digital

Cuatrimestre
Cuarto

Unidad temtica
I. Lgica digital

Tema (s)
1.2 Compuertas lgicas y tablas de verdad

Lugar Duracin
Laboratorio de electrnica 4 horas

Objetivo:
El alumno entender los conceptos bsicos necesarios en la
realizacin de circuitos lgicos, as como conocer los distintos tipos
de compuertas lgicas bsicas, mediante la comprobacin de las
tablas de verdad que rigen a estas clulas lgicas


Materiales Maquinaria y equipo Herramientas
1 Protoboard.
1 SN74LS00.
1 SN74LS02.
1 SN74LS04.
1 SN74LS08.
1 SN74LS32.
1 SN74LS86.
5 Resistencias de carbn de
330 a W.
Cable calibre 22 AWG.

1 Fuente de
alimentacin.
1 Multmetro digital.
Pinzas de corte.
Pinzas de Punta
Introduccin

Los sistemas digitales se caracterizan por funcionar de modo binario, es decir, emplean
dispositivos mediante los cuales slo son posibles dos estados: alto y bajo 1 lgico y 0 lgico.
Dependiendo del estado y del nivel lgico se pueden establecer dos sistemas lgicos:
1) Lgica Positiva. Cuando el estado alto coincida con el 1 lgico y el estado bajo con el 0
lgico.
2) Lgica Negativa negada. Cuando el estado alto coincida con el 0 lgico y el estado bajo
con el 1 lgico.
Es innegable que existen diferentes tecnologas o familias para el desarrollo y construccin de
sistemas lgicos, de las cuales se destacan las siguientes familias:
1) Familia RTL: Lgica de Transistor-Resistencia.
2) Familia DTL: Lgica de Transistor-Diodo.
3) Familia TTL: Lgica de Transistor-Transistor.
4) Familia ECL: Lgica acoplada por emisor.
sta prctica se realizar con circuitos lgicos TTL, por ser sta una de las ms usadas en la
actualidad. En esta primera prctica no se realizarn bloques funcionales slo se realizar la
comprobacin de las tablas de la verdad de cada compuerta lgica bsica, as como determinar
la equivalencia de los estados lgicos 0 y 1 en voltios.

Marco terico

Compuerta lgica.

Tabla de verdad.

Desarrollo de la prctica

1) Compuerta OR (74LS32)
a) Montar el circuito de la figura 1.

Figura 1. Compuerta OR de dos entradas. Figura 2. Datos tcnicos del 74LS32.
b) Llenar la tabla 1 con los valores lgicos y de tensin medidos tanto en las entradas (I1
e I2) como en la salida (O3).
I1 I2 O3
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin




Tabla 1. Comportamiento de la compuerta OR.


2) Compuerta AND (74LS08)
c) Montar el circuito de la figura 3.

Figura 3. Compuerta AND de dos entradas. Figura 4. Datos tcnicos del 74LS08.
d) Llenar la tabla 2 con los valores lgicos y de tensin medidos tanto en las entradas (I1
e I2) como en la salida (O3).
I1 I2 O3
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin




Tabla 2. Comportamiento de la compuerta AND.
3) Compuerta NOT (74LS04)
e) Montar el circuito de la figura 5.

Figura 5. Compuerta NOT. Figura 6. Datos tcnicos del 74LS32.
f) Llenar la tabla 3 con los valores lgicos y de tensin medidos tanto en la entrada (I1)
como en la salida (O2).
I1 O2
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin


Tabla 3. Comportamiento de la compuerta NOT.











4) Compuerta NOR (74LS02)
g) Montar el circuito de la figura 7.

Figura 7. Compuerta NOR de dos entradas. Figura 8. Datos tcnicos del 74LS02.
h) Llenar la tabla 4 con los valores lgicos y de tensin medidos tanto en las entradas (I1
e I2) como en la salida (O3).
I2 I3 O1
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin




Tabla 4. Comportamiento de la compuerta NOR.
5) Compuerta NAND (74LS00)
i) Montar el circuito de la figura 9.

Figura 9. Compuerta NAND de dos entradas. Figura 10. Datos tcnicos del 74LS00.
j) Llenar la tabla 5 con los valores lgicos y de tensin medidos tanto en las entradas (I1
e I2) como en la salida (O3).
I1 I2 O3
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin




Tabla 5. Comportamiento de la compuerta NAND.









6) Compuerta XOR (74LS86)
k) Montar el circuito de la figura 11.

Figura 11. Compuerta NAND de dos entradas. Figura 12. Datos tcnicos del 74LS86.
l) Llenar la tabla 6 con los valores lgicos y de tensin medidos tanto en las entradas (I1
e I2) como en la salida (O3).
I1 I2 O3
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin
Estado
lgico
Nivel de
tensin




Tabla 6. Comportamiento de la compuerta XOR.

Observaciones y conclusiones

_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________
_____________________________________________________________


Bibliografa

Electrnica digital y microprogramable; Jos Ma. Angulo Usategui, Juan Carlos
Hernndez Martn, Ma. ngeles Prieto Blanco, Mikel Etxebarria Isuskiza,
Ignacio Angulo Martnez; Editorial Paraninfo.