3. CIRCUITOS SECUENCIALES ASINCRNICOS 3.1 Modalidad de pulsos (tipo 3) 3.

2 Modo fundamental (tipo 4)

3.1.1 Anlisis (ejemplo) 3.1.2 Sntesis o diseo
Ejemplo 1 Ejemplo 2 Ejemplo 3 Ejemplo 4

3.2.1 Anlisis
Ejemplo

3.2.2 Sntesis o diseo

Ejemplo 1 Ejemplo 2 Ejemplo 3 Ejemplo 4

3.3 Ejercicios
Aplicaciones

3.1 Modalidad de pulso (tipo 3)

Un circuito secuencial se dice estar operando en la modalidad de pulso, si se satisfacen las siguientes condiciones:

A. Al menos una seal de entrada es un pulso. B. Los cambios de los estados internos ocurren nicamente en respuesta a la
presencia de un pulso en las terminales de entrada. C. Cada estado de entrada, con la ocurrencia de un pulso, origina nicamente un cambio en el estado interno. D. Todas las entradas de pulso debern ser lo suficientemente amplias para disparar un multivibrador (MVB). E. Todos los MVB sern asincrnicos, sincrnicos, pero disparados por flanco, o de los llamados maestro-esclavo. F. En las entradas no se permite la ocurrencia de dos o ms pulsos en forma simultnea. G. Las tablas de los estados tendrn tantas columnas como pulsos de entrada existan. H. En los mapas de Karnaugh no es vlido hacer enlaces horizontales, slo se permiten enlaces verticales. I. Existen dos tipos de circuitos en esta modalidad: Mealy y Moore. J. Un circuito de Mealy es aquel cuyas entradas y salidas son un pulso.

Como puede observarse en el modelo adjunto, un circuito de Mealy consta de dos circuitos combinacionales, el primero maneja las seales de memoria y el segundo las seales de salida. Las seales de salida dependen, no solamente de los pulsos de entrada, sino tambin de los estados presentes.

K. Un circuito de
Moore es aquel cuyas entradas son pulsos y las seales de salida son de nivel. En un circuito de Moore, figura adjunta, las seales de salida corresponden exclusivamente a los estados presentes.

Es importante tener en cuenta que las seales de entrada de un sistema secuencial pueden ser de dos tipos:

Nivel: El estado de
entrada y/o salida varia de un valor a otro sin problemas de continuidad. Impulso: Entre dos estados de entrada diferentes existe un estado inactivo en el cual todas las variables toman el valor lgico cero.

Este tipo de circuitos requieren una atencin especial, debido a que no existen pulsos de reloj, como una referencia de tiempo, como se estudi en los circuitos secuenciales sincrnicos. Debern observarse las siguientes condiciones:

1. Las transiciones de estado se iniciarn con los pulsos de entrada. Esto

reemplaza a los pulsos de reloj para provocar los cambios del circuito secuencial. 2. La forma de entrada para este tipo de circuitos es en paralelo, a diferencia de los circuitos sincrnicos, cuya entrada es normalmente en forma de serie (2n). 3. En este tipo de circuitos, la entrada deber ser complementada o incomplementada, pero no ambas a la vez. La siguiente figura ejemplifica grficamente las tres condiciones anteriores. En el caso de que un circuito contenga, simultneamente, una entrada complementada con relacin a las dems, no es posible determinar la tabla de estados por el mtodo de Karnaugh, siendo la nica forma de determinar dicha tabla, el diagrama de tiempos.

3.1.1 Ejemplo de anlisis:

Considerar el circuito adjunto y determinar la tabla de

estados, mediante el diagrama de tiempos y los mapas de Karnaugh. secuencia de entrada: x1 x1 x2 x2 x1 x2 Adems, no est permitido tener una entrada complementada, deben estar complementadas las dos.

SOLUCIN
Para el anlisis de tiempo, se determinan las expresiones lgicas para S, R y z. De la figura anterior, se tiene: S = x1 y' R = x2 y z = x1 y De acuerdo con la secuencia definida y las expresiones anteriores, se obtiene el siguiente anlisis de tiempo, mostrado en el diagrama adjunto. La tabla de estados correspondiente es: Tabla de estados y x 1 x2 00 01 0/0 0/0 10 1/0 1/1

0 0/0 1 1/0

estado siguiente/salida

La tabla anterior no contiene la columna 1 1, debido a que en estos circuitos no se considera la posibilidad de la presencia simultnea de dos o ms entradas. Debido a que las transiciones de los pulsos de entrada proporcionan los mecanismos para cambiar el estado de los elementos de memoria, la columna 0 0, que implica sin cambio de estado para cualquier biestable, se puede suprimir sin alterar la operacin del circuito anterior. Si en este ejemplo se reduce la tabla de estados a 2 columnas exactamente, que representan los pulsos de entrada o bien x2.

x1 x2 01 10

0 0/0 1/0 1 0/0 1/1 Si: [x1 x2] = [0 1] = I0 [x1 x2] = [1 0] = I1 Entonces: y I0 I1

a b/0 a/0 b b/1 a/0

I0 I0 I1 I1 a b b a a 0 1 0 0 Mapas de Karnaugh:

x1 x2 00 01 10

x1 x2 0001 10

0 00/0 00/0 10/0 1 00/0 01/0 00/1

0 0/0 0/0 1/0 1 1/0 0/0 1/1

yt
Simplificando: y x1 x2 01 10

yt+1

0 0/0 1/0 1 0/0 1/1 Comprobacin: Entrada I0 I0 I1 I1 I0 I1 E.D. z a b b a a ba 0 1 0 0 0 0

3.1.2 Sntesis (diseo) de circuitos secuenciales de modo por pulsos (tipo 3)

El algoritmo utilizado para el diseo de circuitos secuenciales sincrnicos es aplicable para los circuitos de modo por pulsos, es decir:

1. Derivar un diagrama y tabla de estado. 2. Minimizar las tablas de estado. 3. Realizar una asignacin de estados. 4. Seleccionar un biestable y generar las tablas de transicin y de salida. 5. Determinar las ecuaciones lgicas con los mapas de excitacin y de salida. 6. Dibujar el circuito utilizando los biestables de memoria elegidos.

EJEMPLO 1: Disear un circuito que reconozca la secuencia: x1 x2 x2. Utilizar

biestables tipo T.

SOLUCIN
La siguiente figura presenta el diagrama a bloques y el diagrama de estados:

El diagrama de estados lo formamos considerando un estado inicial e ir creando nuevos estados conforme se vayan requiriendo, sin importar cuantos nuevos estados se formen, ya que despus se aplicar el Mtodo de Reduccin de Estados. En el presente ejemplo, consideremos que el circuito est en el estado inicial A. Las posibles entradas, no simultneas, son x1 y x2; si ocurre la entrada x2 el circuito permanece permanece en ese estado y la salida es 0; si aplicamosx1, es la primera condicin a detectar y el circuito va al estado B, generando como salida 0. Nuevamente en este estado, si ocurre una de las dos entradas, con x1 no hay cambio de estado y con x2, que es la segunda condicin a detectar, el circuito va al estado C y genera como salida 0. En este estado, tambin pueden ocurrir x1 o x2; con x2 vamos al estado inicial A y generamos como salida 1 (se detecta la ocurrencia x1x2x2), con x1 retornamos al estado B, generando como salida 1.

Del diagrama de estados, se genera la tabla de estados: Tabla de estados Estado presente y A B x1 B/0 B/0 x2 A/0 C/0

B/0

A/1

estado siguiente/salida

En la tabla de estados, y representa al estado presente y x1 y x2 las entradas. As por ejemplo, para el estado presente A y entrada x1, el estado siguiente es B y la salida 0 (B/0); para el mismo estado presente y entrada x2, el estado siguiente es A y la salida 0 (A/0), es decir, permanece en el mismo estado. De la misma manera se analiza las otras alternativas.

Asignacin de estados: Asignacin a) y2 0 y1 1 C 1 y1 0 1 0 A 0 A B (*) Asignacin b) y2 1 B C

La asignacin a) es por sustitucin, llenando los estados siguiente/salida. y1y2 x1 x2

A= 0 0 01/0 00/0 B= 0 1 01/0 10/0 D= 1 1 xx/x xx/x C= 1 0 01/0 00/1

Mapas de Karnaugh: Para los mapas K, se hace uso de la tabla de excitacin del multivibrador tipo T, el cual se seleccion para este ejemplo, y la tabla anterior:
Tabla de EXCITACIN

Q Q+ 0 0 1 1 0 1 0 1

T 0 1 1 0

Combinando las tablas: Consiste en llenar los valores que debemos aplicar en la entrada T para que se realice la transicin de estado presente a estado siguiente. x1 x2

y1 y2

T1 T2 T1 T2

0 0 0 1 0 0 0 1 0 0 1 1 1 1 x x x x 1 0 1 1 1 0 Pasando a los mapas de Karnaugh:

El logigrama es:

EJEMPLO 2: Disear un circuito de modo por pulsos con 3 entradas x1, x2, x3 y
una salida z. La salida deber cambiar de 0 a 1, si y slo si, ocurre la secuencia x1 x2 x3, mientras que haya sido igual a cero. La salida deber cambiar de 1 a 0, slo despus que ocurra x2 a la entrada.

SOLUCIN
En este ejemplo usaremos el modelo de Moore, en el cual la salida de los estados se representa dentro del crculo. La siguiente figura presenta el diagrama a bloques y el diagrama de estados:

Iniciamos nuevamente en un estado A. A continuacin puede presentarse una entrada al circuito que puede ser alguna de las seales x1, x2 o x3 (no mas de una a la vez). Si se aplicara x2 o x3, el circuito no cambia de estado, pero si se presenta x1 el circuito recibe la primera condicin a detectar y cambia de estado con salida 0. Estando en el estado B, se pueden presentar 3 posibilidades: si se recibe x1 el circuito no cambia de estado, si se aplica x3 retornamos al estado A para iniciar la secuencia; finalmente, si se presenta x2 cambiamos de estado pero la salida en 0. En el estado C, de las tres posibilidades, nicamente x3 genera una salida 1, retornando al estado inicial con salida 0. Tabla de estados: Estado Estado siguiente Salida presente x1 x2 x3 z A B C D B A A B C A B A D D A D 0 0 0 1

Se requieren dos variables binarias y1 y y2, para asignar los 4 estados, como se muestra en la tabla de asignacin de estados:

Asignacin de estados y1 0 1 y2 0 A D 1 B C

De la tabla anterior se observa que a A se le asigna el cdigo 00, a B el 01, a C el 11 y a D el 10. Sustituyendo estos cdigos en la tabla de estados: Estado presente y1 A B C D 0 0 1 1 y2 0 1 1 0 x1 0 0 0 1 1 1 1 0 0 1 0 0 Estado siguiente x2 0 1 0 0 0 0 1 1 x3 0 0 0 0 y+1 y+2 y+1 y+2 y+1 y+2 0 0 0 1

Salida z

Utilizando multivibradores S-R, cuya tabla de excitacin es: Tabla de excitacin S-R Q Q+ S R 0 0 1 1 0 1 0 1 1 0 1 x x 1 0 1

Combinando las dos tablas anteriores: Estado presente y1 A B 0 0 y2 0 1 x1 Estado siguiente x2 x3 Salida z 0 0

S1 R1 S2 R2 S1 R1 S2 R2 S1 R1 S2 R2 1 x 0 1 1 x 1 x 1 x 1 x 1 x x 1 0 1 x 1 1 x 1 0

C D

1 1

1 0

1 0 x 1 1 0 1 0 x 1 1 0 x 1 1 x 1 0 1 x x 1 1 x

0 1

Mapas de Karnaugh para las entradas de los multivibradores:

De la tabla anterior, se observa claramente que la salida z es igual a: z = y1 y'2 El logigrama final es:

EJEMPLO 3: Determinar los diagramas de estado de los circuitos de Mealy y

Moore, cuando se tiene una secuencia x1x2x3 y la salida es 1 en el ltimo pulso, es decir: secuencia: x1x2x3 salida: z = 0 0 1

SOLUCIN
A continuacin se presentan el diagrama de estados y la tabla de estados del circuito de Mealy:

Tabla de estados qv q q1 q2 q3
0

x1 q /0 q2/0 q2/0 q0/0

1

x2 q /0 q3/0 q2/0 q2/1

2

x3 q0/0 q0/0 q0/0 q2/1

qestado siguiente,salida

El diagrama de estados y la tabla correspondiente al circuito de Moore, son:

Tabla de estados qv q q q q
0

x1 q q q q
1

x2 q q q q
2

x3 q q q q
0

z 0 0 0 0 1

q1
2 3 4

q2
3 0 2

q3
2 2 2

q0
0 4 0

x x x

opcionales para los mapas qn/S = estado presente/salida

EJEMPLO 4: Un
ciclo de un sistema digital est compuesto de tres subciclos que deben completarse en un cierto orden. Para comprobar esto, un verificador de secuencia recibir un pulso de terminacin de

cada subciclo y un pulso de verificacin cuando el ciclo principal haya concluido. Cuando llega el ciclo de verificacin K, el verificador de secuencia llega a restaurarse y emitir un pulso de error, si los tres pulsos de terminacin A, B y C no se recibieron en ese orden. La figura adjunta muestra el diagrama a bloques del problema.

SOLUCIN
Existen 6 secuencias posibles: ABC ACB BAC BCA CAB CBA K K K K K K Z=0 Z=1 Z=1 Z=1 Z=1 Z=1

A continuacin se presentan el diagrama de estados (con el circuito de Mealy) y la tabla de estados:

Tabla de estados q
v 0

A q /0 q-/q-/q-/q4/0
1

B q /0 q2/0 q-/q-/q4/0
4

C q /0 q4/0 q3/0 q-/q4/0

4

K q-/q-//0 q /0 q0/1

q q1 q2 q3 q4

Por observacin de la tabla de estados, decimos que se trata de un circuito incompletamente especificado. Por lo tanto, ahora no buscaremos estados equivalente, sino estados compatibles.

Aplicando el mtodo de implicantes:

Tabla reducida q
v 0

A q ,0 q-,q-,q4,0
1

B q ,0 q2,0 q-,q4,0
4

C q ,0 q4,0 q0,0 q4,0

4

K q0,0 q-,q-,q0,1

q q1 q2 q4

La tabla de estados reducida qued de esta manera: debido a que no existe q =q1=q2=q3, se rompieron los lazos q1+q3 y q2+q3 y los estados 1, 2 y 4 quedaron como nicos.
0

Asignacin de estados q q q q
v

Tabla de excitacin K y+0 0 x x 0 0 x x 1 0 0 1 1 0 1 0 1 z Q Q+ MVB S-R S 1 0 1 x R x 1 0 1

Edo. presente y1 y0 0 1 1 0 0 0 1 1 0 x x 1

y+1 y+0 y+1 y+0 y+1 y+0 y+1 1 x x 0 1 1 x 1 0 1 x 0 1 1 0 1 0 0 0 0 0 x x 0

0 1 2

q4

estados siguientes Para determinar los valores, en los mapas de Karnaugh, para las funciones S1, R1, S0, R0, se combinan las dos tablas anteriores, obtenindose: Estado presente q0 0 q q
1

qv y1 y0 S1 R1 S0 R0 S1 R1 S0 R0 S1 R1 S0 R0 S1 R1 S0 R0 0 1 x 0 1 0 1 1 x 0 1 1 x 1 x 1 x 1 x x x x 0 1 x 1 0 1 1 0 x x x x 1 x x x x x x x x 1 0 1 0 x x x x 0 x 1 1 x x 1 1 x x 1 1 x 1 0 1 x 0 1

q2 1
4

Los mapas de Karnaugh para cada entrada de los multivibradores y la salida son:

El siguiente logigrama muestra el circuito verificador de secuencia:

3.2 Modo fundamental (tipo 4)

Las caractersticas para este tipo de circuito secuencial, cuyo diagrama a bloques se presenta en la siguiente figura, son:

1. J representa el tiempo de retardo mnimo para que ocurra una transicin. Este
tiempo de retardo es el que se obtiene cuando una seal viaja a travs de una o ms compuertas. Esto nos indica que la retroalimentacin es directa. 2. La entrada y la salida son de nivel. 3. Con respecto a las variables de entrada, no pueden haber dos cambios en forma simultnea. 4. Un estado estable es aquel cuyo valor del estado presente es igual al estado siguiente. 5. Cuando iniciamos un recorrido, a partir de un estado estable, siempre se realizan dos movimientos, uno horizontal y otro vertical. El primero se da cuando hay cambios en las seales de entrada y el segundo cuando, partiendo de un estado estable, se llega a un estado inestable, lo cual origina una bsqueda de un estado estable en esa columna. 6. En el proceso de diseo, no se permite ms de un estado estable por fila. 7. Las seales de salida son de nivel, por lo tanto, en el proceso de diseo, se tendrn tantas columnas como seales de salida existan.

3.2.1 Anlisis de circuitos secuenciales de Modo Fundamental.

Algoritmo.

1. Determinar las ecuaciones de excitacin y salida del circuito. 2. Construir una tabla de excitacin.
3. Localizar y encerrar en un circulo todos los estados estables, en dicha tabla de excitacin. 4. Asignar un smbolo no binario (un carcter) a cada hilera de la tabla. 5. Construir una tabla de flujo como sigue: Reemplazar cada estado estable de excitacin con el mismo smbolo que tiene asignado el estado secundario, as como el de los estados inestables.
NOTA 1: Se considera un estado estable cuando el estado secundario sea igual al estado de excitacin, o sea:

yt = Yt
NOTA 2: Se considera un estado inestable, cuando el estado secundario sea diferente del estado de excitacin.

yt ? Yt
De la tabla de excitacin, separarla en dos partes; una que contenga nicamente los estados secundarios y la otra con los estados de salida. a) Para analizar la tabla de flujo, debern de considerarse movimientos horizontales, cuando existan cambios en la entrada. b) Dentro de esta tabla de flujo, los movimientos verticales sern causados por las transiciones de estados inestables a estados estables, sin cambio en las entradas.

EJEMPLO de anlisis. Analizar el siguiente circuito determinando la tabla de flujo.

SOLUCIN
NOTA GENERAL: Dado que las entradas pueden existir simultneamente, a diferencia del modo por pulsos, no es posible determinar la tabla de flujo mediante el mtodo de Karnaugh; sin embargo, el diagrama de tiempos permite determinar la operacin del circuito.

La figura adjunta, muestra el diagrama de tiempos:

NOTA: Para el anlisis de este tipo de circuitos, no se consideran las inestabilidades en los flancos de subida o de bajada de las seales de entrada. Igualmente, se desprecian los retardos inherentes a los retardos generados por cada compuerta, los cuales, normalmente, los proporciona el fabricante.

En estos circuitos se evita el cambio de estado de cada entrada que ocurra simultneamente, por tratarse de un circuito asincrnico. La siguiente figura, muestra las tablas de excitacin, de flujo y de salida:

NOTA: De acuerdo a la tabla de flujo, y en general para cualquier caso, no podrn tenerse cambios simultneos, como en este ejemplo, entre dos entradas simultneamente;

es decir, no estn permitidos los cambios entre las columnas 00 y 11 e inversamente, tambin entre las entradas 01 y 10 e inversamente.

3.2.2 Sntesis (diseo) de circuitos secuenciales de modo fundamental (tipo 4).

A continuacin se presenta el algoritmo para el diseo de circuitos secuenciales de modo fundamental, denominados as mismo de entrada por nivel.

1. Construir una tabla primitiva de flujo de la descripcin del problema. 2. Reducir la tabla primitiva por tabla de implicantes y diagrama de Merger. 3. Realizar una asignacin de estados secundarios. 4. Elaborar la tabla de excitacin y de salida. 5. Determinar las ecuaciones lgicas para cada entrada y cada salida. 6. Seleccionar los elementos lgicos y dibujar el logigrama del circuito.
NOTA 1: Para construir la tabla primitiva de flujo deber considerarse lo siguiente:

a) Existir una columna por cada combinacin de entrada. b) Existir una lnea con un estado estable y su salida especificada. c) Existirn dos estados inestables con salidas no especificadas. d) Existir una columna con un estado no especificado y salida igualmente no definida, separadas de dos columnas del estado estable.
NOTA 2: En el trazado de la tabla de implicantes, el concepto de estados compatibles se reemplaza por el de lneas compatibles, es decir, cuando exista un par de estados o ms en una celda, estas celdas podrn analizarse para localizar si estos pares de estados fueron cruzados anteriormente. Esto es, nicamente quedarn celdas compatibles con el smbolo (paloma). NOTA 3: La forma de llenar o completar las salidas que no estn definidas, deber de analizarse cualquiera de las 3 posibilidades siguientes:

a) Deber de asignarse una salida "x" a cada estado inestable que sea un estado transitorio entre dos estados estables, cada uno de los cuales tiene una "x" asociada a sus salidas. b) Establecer una salida 1 para cada estado inestable que sea un estado transitorio entre dos estados estables, cada uno de los cuales tiene un 1 asociado a sus salidas. c) Asignar una "x" para cada estado inestable que sea un estado transitorio entre dos estados inestables, de los cuales uno de ellos tiene un 1 a su salida y el otro un 0 o inversamente.

EJEMPLO 1: Disear un circuito secuencial de modo fundamental, con dos

entradas x1, x2 y una salida z. Cuando x1=0, la salida z=0, al primer cambio de x2 cuando x1=1, provocar un cambio a la salida z=1. z cambiar a 0 cuando x1=0.

SOLUCIN
El diagrama a bloques y el diagrama de rbol, se presentan en las siguientes figuras:

El diagrama de tiempos y la tabla primitiva de flujo se presentan en la siguiente figura:

En los renglones de la tabla primitiva de flujo, ponemos los estados distintos del diagrama de rbol y en las columnas las combinaciones entre las variables x1 y x2 y vaciamos las trayectorias del rbol. Utilizamos el mtodo de implicantes para la simplificacin de renglones de la tabla primitiva de flujo, creamos las compatibilidades (las palomas) y realizamos el diagrama de Merger, como lo muestra la siguiente ilustracin:

A continuacin escogemos los estados compatibles y realizamos la asignacin de estados:

Los mapas de Karnaugh y las ecuaciones lgicas son:

El logigrama se presenta en la siguiente figura:

EJEMPLO 2. Disear un circuito secuencial de modo fundamental con dos

entradas x1x2 y dos salidas z1z2. Cuando x1x2 sean iguales a 00, las salidas z1z2 sern iguales a 00. Si x1x2 = 00,01,11; las salidas z1 z2 = 1 0 Si x1x2 = 00,10,11; las salidas z1 z2 = 0 1 Cuando se cumplan estas dos secuencias o condiciones anteriores, las

salidas permanecern como est indicado hasta no detectar x1x2 = 00, en cuyo caso las salidas regresarn a 00.

SOLUCIN
A continuacin se presenta paso a paso el desarrollo de la solucin del problema, indicando en cada figura la accin a tomar.

5. El logigrama es:

EJEMPLO 3: Disear un
circuito que controle la barra de un estacionamiento pblico, cuyo diagrama a bloques se muestra en la figura adjunta, de autos compactos; el circuito debe ser totalmente automatizado.

Consta de un receptor de monedas, un sensor infrarrojo y un interruptor (sensor) de piso. Lo anterior debe accionar en conjunto y en la secuencia que se especificar, a una barra para controlar la barra de entrada a dicho estacionamiento. Primero estar colocado el receptor de monedas, ms adelante el receptor infrarrojo y poco antes de llegar a la barra el interruptor de piso. Cuando se deposite una moneda o la cuota establecida, el auto avanzar hasta interrumpir el haz de luz, poco despus la llanta delantera oprimir por primera vez el interruptor de piso, el auto avanzar y oprimir por segunda ocasin el interruptor de piso, el auto seguir avanzando y dejar libre el haz de luz, con lo que completar un ciclo de funcionamiento. Una posible eventualidad, podra ser que tratasen de entrar (uno tras otro), entonces, el interruptor de piso al detectar una tercera llanta, la barra bajar daando al segundo auto; al interrumpir el haz de luz sin depositar una moneda, la barra no se levantar y cualesquier otros tipos de secuencias, que se salgan de lo establecido, sern nulas.

DISEO
Del diagrama se definen las siguientes variables y sus valores lgicos: Variables de entrada M = moneda F = foto celda S = sensor de piso Z = barra 1 = depositada 1 = haz interrumpido 1 = activado 1 = arriba

Variable de salida

1. b) Tabla primitiva de flujo: Como muchas condiciones no se van a presentar, es posible anotar directamente sobre la tabla los estados con sus transiciones.

2. a) Reduccin de la tabla de estados:

Tabla reducida: 000 001 011 010 110 111 101 100 z 1 2 5 5 7 4 4 6 6 2 0 2 1 1 1 1

3. Asignacin de estados: qv 1 2 4 5 6 7 8 x

7 8

8 8

8 1 8 1

Estados presente y3 0 0 0 0 1 1 1 1 y2 0 0 1 1 1 1 0 0 y1 0 1 1 0 0 1 1 0 000 xxx xxx xxx xxx xxx 000 xxx

Estados siguientes 000 001 011 010 110 111 101 100 xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx xxx 001 010 010 111 111 101 xxx xxx 011 011 110 110 101 101 xxx xxx xxx xxx xxx xxx xxx xxx xxx 001 001 xxx xxx xxx 101 101 xxx

4. Utilizando mapas de Karnaugh y usando biestables tipo D:

5. El logigrama para Y3, Y2, Y1 y Z es:

NOTA: Los biestables tipo D no son necesarios, ya que la conexin se puede utilizar como retardo.

EJEMPLO 4: Disear un
sistema de control de un semforo instalado en un crucero de una va de ferrocarril y una carretera, segn se muestra en la figura adjunta: El semforo est controlado por dos sensores x1 y x2, considerados a una distancia tal que la longitud del tren alcanza los dos sensores a la

vez. Un sensor enciende cuando el tren est sobre l y se apaga si no sucede esto. La luz cambia de verde (lgica 0) a rojo (lgica 1) cuando la parte delantera del tren se encuentra a un kilmetro del crucero. La luz cambia regresando a verde cuando el extremo posterior del tren se encuentra a un kilmetro de dicho crucero. Considerar que por la va slo transita un tren y puede ser en cualquiera de los dos sentidos.

SOLUCIN
Las siguientes figuras muestran el desarrollo grfico del problema.

El logigrama es:

3.3 EJERCICIOS 1. Analizar el

siguiente circuito y determinar la tabla

de estados por diagramas de tiempo y mapas de Karnaugh.

2. Disear un circuito de modo por pulsos con biestables S-R. El circuito constar
de dos entradas x1, x2 y una salida z. Se producir un pulso a la salida simultneamente con el ltimo pulso de una secuencia de 3 pulsos a la entrada, si y slo si, la secuencia contiene almenos dos pulsos x1.

3. Analizar el
siguiente circuito y determinar la tabla de flujo que representa la operacin del mismo.

4. Analizar el
siguiente circuito:

5. Disear el circuito de modo fundamental que consta de dos entradas x1x2 y

una salida z. Se producir una salida z=0 cuando x1 sea igual a x2=0. Cuando x1=0 y x2 cambia de 0 a 1, ocurrir una salida z=1. Cuando x1=1 y x2 cambia de 1 a 0, ocurrir una salida z=1. En los dems casos z=0.

6. Disear un circuito de modo fundamental, que tiene dos entradas x1x2 y una
salida z. z=1 slo cuando x1x2 sea igual a 10 y sea el cuarto de la secuencia de combinaciones de entrada 00, 01, 11, 10. De otra forma z=0.

7. En circuitos de
cmputo o de control, se tiene el problema de rebotes, al utilizar conmutadores para pasar de un nivel a otro. Disear un circuito de modo fundamental, que elimine estos rebotes, segn el principio adjunto: En el tiempo t1 se cambia de posicin el conmutador de A hacia B, se realiza el contacto en B y en seguida se producen pulsos de corta duracin, llamados rebotes, hasta que se establece el contacto definitivo en el tiempo t2. Suponer que una vez hecho el contacto en B ya no hay ms rebotes, hasta no cambiar el conmutador a la posicin A (t3).

8. Otra
implementacin en sistemas de cmputo es el control que permite seguir paso a paso las instrucciones de un programa, en un ciclo a la vez. Para esto, se utiliza un interruptor de presin (PB) que opera bajo el

principio mostrado en la figura adjunta: La seal PB se puede generar aleatoriamente y debe considerarse que siempre es mayor que el perodo de dos pulsos de reloj y nunca coinciden con las transiciones de los flancos de subida o de bajada del mismo reloj.

9. Disear un circuito con dos entradas x1, x2 y dos salidas z1, z2, que satisfaga lo
siguiente: a) Si x1x2 = 0 0; z1z2 = 0 0 b) Cuando x1 = 1 y x2 cambia de 0 a 1; z1z2 = 0 1 c) Cuando x2 = 1 y x1 cambia de 0 a 1; z1z2 = 1 0 d) Para cualquier otra forma de entrada, las salidas no cambian.

10. Disear un circuito con dos entradas x1, x2 y una salida z. Al principio, tanto
las entradas como la salida son iguales a cero. Cuando x1 o x2 llegan a ser 1, z pasa a 1. Cuando la segunda entrada tambin llega a ser 1, la salida cambia a 0, permaneciendo as hasta que el circuito detecte la condicin inicial x1x2 = 00.

11. Disear un
generador de retardo, de acuerdo al principio adjunto: