El microprocesador 8085

por Dario Alejandro Alpern

Introduccin
El siguiente microprocesador creado por la empresa Intel fue el 8085 en 1977. La alimentacin es nica! re"uiere slo #5$. Esto se de%e a la nue&a tecnolog'a utili(ada para la fa%ricacin llamada HMOS )*ig+ performance ,-c+annel ./01 "ue adem2s permite una ma3or integracin4 llegando a la $L0I )$er3 Large 0cale of Integration o mu3 alta escala de integracin1 con m2s de die( mil transistores )el 8085 no es $L0I4 pero s' el 80884 como se &er2 m2s adelante1. 5iene incorporado el generador de pulsos de reloj con lo "ue slo +ace falta un cristal de cuar(o 3 un par de capacitores e6ternos )para el 8080 se necesita%a el circuito integrado au6iliar "ue lle&a el cdigo 87781. Adem2s est2 mejorado en lo "ue se refiere a las interrupciones. Inclu3e las 78 instrucciones del 8080 3 posee dos adicionales )9I. 3 0I.1 referidas a este sistema de interrupciones 3 a la entrada 3 salida serie. El %us de datos est2 multiple6ado con los oc+o %its menos significati&os del %us de direcciones )utili(a los mismos pines para am%os %uses14 con lo "ue permite tener m2s pines li%res para el %us de control del microprocesador )el 8080 necesita%a un integrado especial4 el 87784 para generar el %us de control1. Intel produjo 9/.s4 9A.s 3 c+ips de soporte "ue tienen tam%i:n el %us multiple6ado de la misma manera "ue el microprocesador. 5odos estos integrados forman la familia MCS-85. De%ido a la gran densidad de integracin comparado con el 80804 se utili( muc+o este microprocesador en aplicaciones industriales. 0in em%argo4 para aplicaciones de computacin de uso general4 se e6tendi m2s el uso del microprocesador ;-80 como se indic en el apartado referente al 8080.

Interrupciones
El microprocesador 8085 posee un complejo 3 completo sistema de interrupciones. Esta u< posee cinco terminales destinados al tratamiento de interrupciones. 9ecordemos "ue una interrupcin es un artificio +ard=are>soft=are por el cual es posi%le detener el programa en curso para "ue4 cuando se produ(ca un e&ento predeterminado4 despu:s de concluir la instruccin "ue est2 ejecutando4 efect e un salto a una determinada su%rutina en donde se efectuar2 el tratamiento de la interrupcin? una &e( aca%ado :ste4 el u< contin a con la instruccin siguiente del programa principal. As' pues4 el 8085 dispone de tres formas diferentes de tratar las interrupciones "ue le llegan por los citados cinco terminales. Los nom%res de estos cinco terminales son!

INTR )Interrupt Request1! <or esta entrada se introduce una interrupcin "ue es aceptada o no seg n +a3a sido pre&iamente indicado por las instrucciones EI )<ermitir interrupciones1 o DI ),o permitir interrupciones1. @uando una interrupcin es permitida 3 :sta se +a producido4 la @<A %usca una instruccin RST )de un slo %3te14 "ue es presentada por el %us de datos por el perif:rico

"ue interrumpe. Este %3te tiene el formato %inario 11 BBB 111. La su%rutina se u%icar2 en la direccin 00 BBB 000. RST 5 54 RST ! 5 3 RST " 5! Los terminales de RST 5 5 3 RST ! 5 detectan la interrupcin slo si la seCal "ue se les aplica es un uno lgico o ni&el alto de una cierta duracin4 lo mismo "ue la entrada anterior I,59? sin em%argo4 la entrada de interrupcin correspondiente al terminal RST " 5 se e6cita por flanco ascendente4 es decir4 por una transicin de cero a uno. Esta transicin se memori(a en un %iesta%le en el interior del u<. Estas interrupciones se pueden +a%ilitar o des+a%ilitar mediante las instrucciones EI 3 DI4 como en el caso de I,59? pero adem2s son enmascara%les por soft=are mediante la instruccin 0I. )0et Interrupt .asD1. Es posi%le leer tanto el estado de la m2scara como las interrupciones "ue se +an producido 3 a n no se atendieron mediante la instruccin 9I..

TR#$! Es una interrupcin no enmascara%le "ue es acti&ada cuando el terminal del mismo nom%re se lle&a a ni&el lgico uno. Esta interrupcin es la de m2s alta prioridad4 por lo "ue puede ser usada para tratar los acontecimientos m2s rele&antes4 tales como errores4 fallos de alimentacin4 etc. Nom&re de la interrupcin TR#$ RST " 5 RST ! 5 RST 5 5 11000111 11001111 11010111 ,o importa 'alor le(do en el &us de datos Direccin de la su&rutina en )e*adecimal 0078 00E@ 00E8 007@ 0000 0008 0010 0018 0070 0078 00E0 00E8

Ni%el de prioridad .a3or prioridad -

.enor prioridad

INTR

11011111 11100111 11101111 11110111 11111111

Control de entrada+salida serie

Este microprocesador posee dos terminales denominados SID )0erial Input Data1 3 SOD )0erial /utput Data1. Estos terminales se pueden usar con propsitos generales. <or ejemplo el terminal SID se puede conectar a un interruptor 3 el SOD a un LED )a tra&:s de una compuerta in&ersora e6terna1. <ara leer el estado del terminal SID se ejecuta la instruccin 9I.4 con lo "ue se puede leer en el %it 7 del acumulador el estado de dic+o terminal.

<ara en&iar un dato por el terminal SOD se ejecuta la instruccin 0I.4 donde el %it 7 del acumulador de%e tener el &alor a poner en el terminal4 3 el %it F de%e estar a uno.

Con,unto de instrucciones del 8085

Aparte de las 78 instrucciones del 80804 este procesador posee dos instrucciones m2s. SIM )Set interrupt mask1! 0ir&e para poner la m2scara de interrupcin de RST 5 54 RST ! 5 3 RST " 5 3 para en&iar un dato por la puerta serie )terminal SOD1. Estos datos de%en estar cargados en el acumulador 3 son! Git 7! $alor a en&iar al terminal SOD Git F! <ermiso para cam%iar el estado del terminal SOD. 0lo se puede cam%iar si &ale 1. o Git 5! ,o usado. o Git 8! R " 5 )Reset 7.51! Git para poner a cero el %iesta%le de la interrupcin RST " 5. o Git E! MSE )Mask Select Enable1! @uando &ale 14 se puede cam%iar la m2scara de interrupcin. o Git 7! M " 5 )Mask 7.51! 0e +a%ilita la interrupcin RST " 5 si este %it &ale 1 3 se ejecut pre&iamente la instruccin EI. o Git 1! M ! 5 )Mask 6.51! 0e +a%ilita la interrupcin RST ! 5 si este %it &ale 1 3 se ejecut pre&iamente la instruccin EI. o Git 0! M 5 5 )Mask 5.51! 0e +a%ilita la interrupcin RST 5 5 si este %it &ale 1 3 se ejecut pre&iamente la instruccin EI. RIM )Read interrupt mask1! 0ir&e para leer la m2scara de interrupcin general4 3 de RST 5 54 RST ! 54 RST " 54 las interrupciones pendientes 3 para leer el dato de la puerta serie )terminal SID1.
o o

Luego de la ejecucin de esta instruccin4 el acumulador tiene lo siguiente!

o o o o o o o o

Git 7! $alor le'do del terminal SID Git F! I " 5 )Interrupt Pending 7.51! Indica "ue toda&'a no se ejecut la interrupcin RST " 5. Git 5! I ! 5 )Interrupt Pending 6.51! Indica "ue toda&'a no se ejecut la interrupcin RST ! 5. Git 8! I 5 5 )Interrupt Pending 5.51! Indica "ue toda&'a no se ejecut la interrupcin RST 5 5. Git E! IE )Interrupt Enable1! @uando &ale 1 la interrupcin I,59 est2 +a%ilitada. Git 7! M " 5 )Mask 7.51! 0i este %it 3 IE &alen 14 la interrupcin RST " 5 est2 +a%ilitada. Git 1! M ! 5 )Mask 6.51! 0i este %it 3 IE &alen 14 la interrupcin RST ! 5 est2 +a%ilitada. Git 0! M 5 5 )Mask 5.51! 0i este %it 3 IE &alen 14 la interrupcin RST 5 5 est2 +a%ilitada.

Terminales -pinout. del 8085

Este microprocesador esta%a encapsulado en el formato DI$ )Dual Inline Package1 de 80 patas )&einte de cada lado1. La distancia entre las patas es de 041 pulgadas )7458 mil'metros14 mientras "ue la distancia entre patas enfrentadas es de 04F pulgadas )154E7 mil'metros1. ,tese en el gr2fico el semic'rculo "ue identifica la posicin de la pata 1. Esto sir&e para no insertar el c+ip al re&:s en el circuito impreso. Las funciones de las 80 patas con las "ue se conecta el 8085 con el e6terior son las siguientes! $ata 1 7 E 8 5 F 7 8 9 10 11 17 1E 18 15 1F Nom&re /0 /1 RESET O2T SOD SID TR#$ RST " 5 RST ! 5 RST 5 5 INTR +INT# #D0 #D0 #D1 #D3 #D4 Descripcin Entre estas dos patas se u%ica el cristal <ara iniciali(ar perif:ricos 0alida serie Entrada serie Entrada de interrupcin no enmascara%le Entrada de interrupcin )m26ima prioridad1 Entrada de interrupcin Entrada de interrupcin Entrada de interrupcin )m'nima prioridad1 9econocimiento de interrupcin Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado

17 18 19 70 71 77 7E 78 75 7F 77 78 79 E0 E1 E7 EE E8 E5 EF E7 E8 E9 80

#D5 #D! #D" 5ND #8 #6 #00 #00 #01 #03 #04 #05 S0 #7E +8R +RD S0 IO+M RE#D9

Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado Gus de direcciones 3 datos multiple6ado 9eferencia de tierra. 5odas las tensiones se miden con respecto a este punto. Gus de direcciones Gus de direcciones Gus de direcciones Gus de direcciones Gus de direcciones Gus de direcciones Gus de direcciones Gus de direcciones Git de estado del 8085 @uando est2 uno indica "ue salen direcciones por las patas #Dn4 en caso contrario4 entran o salen datos @uando &ale cero +a3 una escritura @uando &ale cero +a3 una lectura Git de estado del 8085 0i &ale 1! operaciones con ports4 si &ale 0! operaciones con la memoria 0ir&e para sincroni(ar memorias o perif:ricos lentos

+RESET IN @uando est2 a cero iniciali(a el 8085 C7: O2T 0alida del reloj para los perif:ricos H7D# HO7D 'CC 9econocimiento de */LD 0ir&e para poner los %uses en alta impedancia para el manejo de D.A )acceso directo a memoria1 tensin de alimentacin! #5$dc

privacy