Contadores Asncronos

Unidad 3. Contadores

En este documento se ver la el funcionamiento de distintos tipos de contadores binarios con caractersticas asncronas, y algunas de sus caractersticas bsicas.

QU ENCONTRAREMOS EN ESTE DOCUMENTO?

Conceptos generales ........................................................................................ 3 Introduccin ...................................................................................................................................3 Contador Asncrono binario de dos bits ...................................................................................3 Contador Asncrono de tres bits ................................................................................................4 Retardo de propagacin .............................................................................................................5 Contador asncrono ascendente (contador de dcada) .............................................................6 Enlaces de inters ............................................................................................ 9 Dnde podemos encontrar ms informacin.................................................................................9

Conceptos generales
Introduccin
Contador Asncrono binario de dos bits Est constituido con dos flip flop J K con ambas entradas conectadas a 1, por lo que cambiarn de estado en el flanco de bajada de su entrada de reloj. El reloj externo se conecta solamente a la entrada de reloj del primer flip flop (FF0). Este cambiar de estado en cada flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como entrada de reloj la salida de FF0 por lo que cambiar de estado cada vez que la salida Q0 cambie de 1 a 0. Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados simultneamente, por lo que operan de forma asncrona. De hecho, la salida Q0 se producir un tiempo despus de que baje el reloj, y como esta es la entrada de reloj de FF1, la salida Q 1se producir un tiempo despus de que Q0 cambie de 1 a 0. De esta forma el retardo se ir propagando a medida que se vayan agregando flip flops, como las olas en el agua, de aqu que estos contadores se denominan tipo "ripple"

Figura1. Esquema de contador asncrono de dos bits

Figura2. Cronograma de contador asncrono de dos bits

Contador Asncrono de tres bits Este es similar al contador asncrono de dos bits pero se le adiciona uno ms, quedando de 3 bits. Debido al tercer Flip Flop se contaran 23=8 estados en lugar de 22=4 estados.

Figura3. Esquema de contador asncrono de tres bits

Figura4. Cronograma de contador asncrono de tres bits

Retardo de propagacin Los contadores asncronos son llamados contadores con propagacin, debido a que el pulso de reloj que ingresa al primer flip-flop no llega inmediatamente al segundo flip-flop. Cuando hablamos que no llega inmediatamente el pulso aplicado en la entrada hacia la salida, esto es debido al retardo de propagacin, que recorre el interior del flip-flop hasta llegar a la salida.

Figura5. Esquema cronograma para anlisis de retardo de propagacin

Si se conectan ms flip-flops, este tiempo de espera hasta que la salida es correcta aumenta, lo que limita la frecuencia de funcionamiento del contador. Esta frecuencia mxima vendr determinada por la expresin:

Donde N indica el nmero de flip-flops que constituyen el contador y Tp el tiempo de programacin de un flip-flop. Por ejemplo, supongamos que en nuestro caso el Tp = 10 ns, por lo que la frecuencia de funcionamiento deber ser menor de:

El mtodo para conseguir contadores asncronos de un mayor nmero de bits consiste en conectar en cascada tantos flip-flops como nmero de bits queremos que tenga el contador. Llevando la seal de reloj externa al primero de ellos y la salida de cada flip-flop a la entrada de reloj del siguiente. El nmero mximo de estados por los que pasa un contador se denomina mdulo del contador. Este nmero viene determinado por la expresin 2n, donde n indica el nmero de bits del contador o lo que es lo mismo el nmero de flip-flops. Por ejemplo, en nuestro caso tenemos un contador de 2 bits (2 flip-flops), por lo que su mdulo sera: 22 = 4 estados, que son: 00, 01, 10 y 11. Pero puede surgir el problema de que se necesite un contador con un mdulo distinto de 2n. La forma de conseguirlo es mediante una lgica que detecte el estado mximo que deseamos que posea el contador y acte sobre la entrada asncrona de reset, para llevarlo de nuevo al estado inicial. Por ejemplo, para la realizacin de un contador de mdulo seis necesitaremos una lgica combinacional que al detectar el estado 6 (110(2)), active la seal de reset de todos los contadores y reinicie la secuencia (Figura 4). De esta forma evitamos que el contador pase por los 8 estados posibles que tiene, por ser un contador de 3 bits (23).

Figura6. Contador asncrono de mdulo 6.

Contador asncrono ascendente (contador de dcada) Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el nmero de FF. Pero podramos contar un menor nmero de estados y tendramos una secuencia truncada. Esto se hace forzando a todos los FF a ponerse a 0 antes de que pase por todos sus estados normales. Si quisiramos realizar un contador modulo-10 (de 0 a 9) se necesitaran 4 FF. Con 4 FF de la forma indicada anteriormente podramos

contar hasta 16 estados diferentes (de 0 a 15), por lo que al llegar a 9 si queremos volver a 0 lo que hacemos es poner a 0 todos los FF utilizando las entradas de CLEAR. Para hacer esto necesitamos decodificar el estado de numeracin siguiente al ms alto con un circuito combinacional que haga que los FF, en lugar de mostrar un 10 (1010) muestren un cero (0000). Se utiliza una puerta NAND porque la entrada CLEAR esta negada. Esto quiere decir que los FF se resetean con un 0. El siguiente esquema corresponde a un contador de dcada, contador BCD. contador de 0 a 9 o

Figura7. Esquema de contador asncrono de dcada

Figura8. Cronograma de contador asncrono de dcada

El circuito abajo puede representarse en una forma ms simplificada como se muestra en la figura. El contador asncrono de 4 bits formado por los 4 FF conectados en cascada se representan en una caja con las entradas de clock (CLK) y las 4 salidas Q0, Q1, Q2 y Q3.

Figura9. Contador asncrono de dcada en montaje de prueba

Figura10. Forma simplificada de contador asncrono de dcada

Enlaces de inters
Dnde podemos encontrar ms informacin
Contadores asncronos de dos bits. URL http://diec.unizar.es/~tpollan/libro/Apuntes/digap4.pdf Contadores asncronos de tres bits. URL http://proyectoselectronics.blogspot.com/2009/01/contador-asncrono-de-3-bits.html http://electronica.forosactivos.com/t66-contador-asincrono-binario-de-3-bits Retardo de propagacin. URL http://www.slideshare.net/lmzurita/clase-3-cdii Contador ascendente de dcada. URL http://proyectoselectronics.blogspot.com/2009/03/contador-de-decadasasincrono.html http://ielcabanyal.org/instituto/dpto_electronica/web/docs/dpe1/ldm/CONTADORES %20INTEGRADOS.pdf