TRABAJO PREPARATORIO Objetivo: Familiarizar al estudiante con el diseo de circuitos contadores.

1. En base al diagrama de la Fig., disear un reloj digital de 12 horas y 60 minutos que indique desde la 1 hasta las 12 en el caso de las horas y desde 0 hasta 59 en el caso de los minutos. Para esto utilice los CIs: 7490, 7492, 74192 y las compuertas lgicas que requiera. A la salida de los contadores modulo: 12 y 60 incluir los displays para mostrar las horas y los minutos. As mismo, debe incluir el sistema de igualacin. HORAS AM-PM

13 12 11 10 9 15 14

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

QA QB QC QD QE QF QG

74LS47

6 74LS04

8 9

74LS47

QA QB QC QD QE QF QG 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT
8 9 11 12

U12

U14:C

U11:C
10

U13

13 12 11 10 9 15 14

U7
74LS47

A B C D BI/RBO RBI LT

1
3

U11:A
7 1 2 6 4 5 3

U11:B
5 2 6 4 1 74LS08

U16:A
K CLK 16

14

74LS08 1 4

15

1
U10
R9(2) R9(1) R0(2) R0(1) Q3 Q2 Q1 Q0 74LS90 7 6 3 2 1 CKB CKA 1 14 74LS04 15 1 10 9

U9
D0 D1 D2 D3 UP DN PL MR 74LS192 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13

74LS76

7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

74LS08

U6
QD QC QB QA 74LS92

11 8 9 12

U14:A
2

5 4 11 14

U14:B
4 74LS04 3

13 12 11 10 9 15 14

13 12 11 10 9 15 14

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

QA QB QC QD QE QF QG

QA QB QC QD QE QF QG

74LS47

74LS47

74LS47

QA QB QC QD QE QF QG 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT

U13

U7

U8

13 12 11 10 9 15 14

U3
74LS47

A B C D BI/RBO RBI LT

A B C D BI/RBO RBI LT

7 1 2 6 4 5 3

7 1 2 6 4 5 3

U9
15 1 10 9 5 4 11 14 D0 D1 D2 D3 UP DN PL MR 74LS192 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13 8 9 11 12

U5 U6
R0(2) R0(1) QD QC QB QA 74LS92 7 6 2 3 6 7 14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11 8 9 11 12

7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

U2
R0(2) R0(1) QD QC QB QA 74LS92 7 6

CKB CKA

1 14

R0(1) R0(2) R9(1) R9(2) 74LS90

CKB CKA

1 14

U14:B
4 74LS04 3

SEGUNDOS

13 12 11 10 9 15 14

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

QA QB QC QD QE QF QG

74LS47

74LS47

QA QB QC QD QE QF QG

U8

U3

13 12 11 10 9 15 14

U4
74LS47

A B C D BI/RBO RBI LT

A B C D BI/RBO RBI LT

7 1 2 6 4 5 3

7 1 2 6 4 5 3

U5
14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11 8 9 11 12

U1 U2
R0(2) R0(1) QD QC QB QA 74LS92 7 6 2 3 6 7 14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11

2 3 6 7

R0(1) R0(2) R9(1) R9(2) 74LS90

CKB CKA

1 14

R0(1) R0(2) R9(1) R9(2) 74LS90

CIRCUITO DE IGUALACION

7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

U9
15 1 10 9 5 4 11 14 D0 D1 D2 D3 UP DN PL MR 74LS192 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13 8 9 11 12

U5 U6
R0(2) R0(1) QD QC QB QA 74LS92 7 6 2 3 6 7 14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11

CKB CKA

1 14

R0(1) R0(2) R9(1) R9(2) 74LS90

U14:B
4 74LS04 3

0
U15
E A/B 12 9 7 4 4B 4A 3B 3A 2B 2A 1B 1A 15 1 13 14 10 11 6 5 3 2 10 Q

1
8

U16:B
K CLK 12 6 9

3Y 2Y 1Y 74LS157

11

74LS76

1
Q

14

U17:A
K CLK 16 1 4

15

74LS76

2. Consulte acerca de los circuitos eliminadores de rebotes bsicos.

Circuito eliminador de rebote.

Cuando se implementa un conmutador con el propsito de alimentar un circuito, ya sea con un nivel bajo "0 V." o un nivel alto "5 V. Es muy difcil lograr que esta seal de entrada sea perfecta. Esto debido a que el conmutador es un elemento mecnico , que a la hora de cerrar produce rebotes. Estos rebotes seran similares a los de una pelota que se deja caer y al final se detiene. En un conmutador este fenmeno no es evidente pero si ocurre.

0 0

4Y

Salida ideal y salida real de un conmutador

Circuito eliminador de rebote

Esta situacin podra ser no deseable para el circuito que recibe la seal. Con el siguiente circuito se elimina el problema. La seal se aplica a la entrada A y la salida se obtiene en la salida Q. Si se aplica la seal a B la salida estar en Q.

BIBLIOGRAFA:

FAST AND LS TTL DATA BOOK Motorola NOVILLO Carlos, Sistemas Digitales