Fundamento Terico Definicin Uno de los elementos bsicos de memoria son los llamados Flip Flops.

El estado de un flip flop cambia por un cambio momentneo en sus entradas. Este cambio se denomina disparo (trigger). En los latch bsicos definidos al comienzo (SR con compuertas NAND o NOR) se necesitaba un disparo de entrada definido por un cambio de nivel. Este nivel debe regresar a su nivel inicial antes de aplicar otro disparo. Los FF con reloj eran disparados por pulsos. La realimentacin entre la circuitera combinacional y el elemento de memoria puede producir inestabilidad, haciendo que el FF cambie varias veces durante la duracin de un pulso de reloj por lo que el intervalo de tiempo desde la aplicacin del pulso hasta que ocurre la transicin de la salida es un factor crtico que requiere un anlisis que va mas all de los requerimientos de este curso. Una manera de resolver este problema es hacer que los FF sean sensitivos a la transicin del pulso ms que a la duracin. Hay dos maneras de hacerlo y que dan origen a dos tipos de flip flops: los flip flops maestro esclavo y los flip flops disparados por flanco. [1] Flip - Flops RS Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR

Modo de operacin

Entradas

Salidas

R Prohibido Set Reset Mantenimiento 0 0 1 1

S 0 1 0 1

Q 1 1 0

Q 1 0 1

No cambia

Tabla 1: Tabla de verdad del flip-flop SR

Observar la realimentacin caracterstica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operacin del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO. Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condicin, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condicin reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a travs de circuitos integrados. [2]

Procedimiento Materiales Compuertas NOT 7404 Compuertas NOR 7402 Compuertas AND 7408 Compuertas EX - OR 7432

IMPORTANTE: Hay que tener especial consideracin a la generacin de la seal de reloj. Como los flip flops del PLD son sensibles al flanco, cualquier ruido en la seal de reloj debe ser evitado para que se pueda realizar la prueba paso a paso. Al generarse la seal, la misma est sujeta a ruido durante cada transicin, conocido como rebotes como se muestra en la figura. Seal con rebotes

Seal sin rebotes

El origen de estos ruidos est en la propia naturaleza mecnica de los contactos. Para evitarlos se utilizar un circuito eliminador de rebotes, el cual implementaremos utilizando. Resistor 820 ohmios Resistor 1.8k ohmios Capacitor 10u Faradios Smith Trigger 7414

Anti rebotes En electrnica digital es una prctica habitual, tanto en el plano terico como en el prctico que, todo tipo de seales con las que se trata, son consideradas seales digitales (perfectamente cuadradas), y se da por sentado o por lo menos no se menciona que, estn exentas de rebotes, y aqu reside el primer y quizs el mayor problema para un principiante no considerar los efectos de los rebotes. Nunca hay que confiarse de que, la seal utilizada est exenta de rebotes. HAY QUE ASEGURARSE! Ya que sta es, como todos debemos saber, la principal fuente de fallos o errores. Si no te aseguras que no hay rebotes, corres el riesgo de no saber si el resultado es el esperado. Por lo tanto:

Asegrate que la seal est bien generada. Y que un pulso, es uno y no una sucesin de pulsos (un tren de impulsos).

Comprueba siempre el tipo de lgica que sigue el circuito. Estudia el modo en que trabaja una puerta, para ver si se trata de lgica positiva o negativa. DISEO FLIP FLOP XY

1) Disear un Flip Flop XY que trabaje de la siguiente manera X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 1 1 1 0 0 0 0 1 Set 1 01 1 0 00 0 00 01 Reset 0 00 0 1 01 1 01 00

Simplificacin por Mapas de Karnaugh Set Y Qn 1 Y Qn Y Qn Y Qn 1

X X Set = X Qn Reset

Y Qn X X Reset = Qn(X O Y); O = EX OR

Y Qn 1

Y Qn 1

Y Qn

CONVERSIN FLIP FLOP XY A FLIP FLOP D 2) Convertir un flip flop tipo XY en un flip flop tipo D F/F XY X Y Qn Qn+1

0 0 0 0 1 1 1 1 F/F D D 0 0 1 1 RESULTADO D 0 0 1 1 X = D Y= Grficos Qn 0 1 0 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 1 1 0 0 0 0 1

Qn 0 1 0 1

Qn+1 0 1 0 1

Qn+1 0 0 1 1

X 11 01 00 01

Y 01 10 01 01

Diseo Flip Flop XY

Conclusiones Hemos aprendido el comportamiento de los Flip Flops y por lo tanto su utilizacin. Se puede realizar diseos propios de acuerdo a los requerimientos de un circuito. Cuando se utiliza a un switch como reloj manual es necesario la utilizacin de un eliminador de rebotes para que su seal sea ms limpia exenta de ruido y no genere inconvenientes y optimizar su funcionamiento.

Bibliografa
[1] http://www.unerg.edu.ve/index.php?option=com_docman&task=doc_view&gid=272 [2] http://iie.fing.edu.uy/ense/asign/dislog/lab2.pdf