3.

Unidad Aritmtica Lgica (ALU)

Abordaremos los aspectos que permiten la implementacin de la aritmtica de un computador, atributo funcional de la Unidad Aritmtica Lgica (ALU). Primero se revisitar lo relacionado a la forma de representar los nmeros como una trama de bit, para posteriormente ver los algoritmos sobre dichas codificaciones, que permiten implementar las operaciones aritmticas de forma consistente. Veremos que la seleccin de los esquemas de codificacin esta fuertemente vinculada a la eficiencia en la implementacin de su aritmtica. Se utilizara como base el conocimiento adquirido sobre lgica digital (compuestas combinaciones y secuenciales). La idea es poder introducir las consideraciones de diseo que permitan implementar una ALU. Otras consideraciones de diseo son las interfaces que tiene esta unidad. Esta unidad puede ser vista del punto de vista de sus interfaces de entrada-salida como:

Figura a.1: Interfaces de la Unidad Aritmtica Lgica Las seales de entrada son: las lneas de control que determinan la operacin a implementar; las lneas de datos de entrada correspondiente a los argumentos de la operacin (registros de entrada) Las seales de salida son: las lneas de datos donde se retorna el resultado de la operacin implementada (registro de salida); los indicadores de estado (o flags), que indican la validez e informacin adicional de la operacin (desbordamiento, acarreo, signo, zero, etc) Como veremos las seales de flags son cruciales en la implementacin de instrucciones de salto condicional. En este capitulo veremos en detalle los conceptos de acarreo, desbordamiento y su dependencia a la codificacin considerada. Definicin de OVERFLOW El desbordamiento ocurre cuando el resultado de una operacin aritmtica implementada por la ALU cae fuera del rango de codificacin definido para la salida.

3.1 Codificacin Entera

Para el caso de codificacin entera existen distintos formatos los cuales se describen a continuacin. Representacin Entera sin Signo Dada una palabra (o cdigo) binaria an !1, an ! 2 ,..., a0 la representacin decimal viene dada por:

A=

n "1

i =0 Todos los bit de la palabra representan su magnitud, por siguiente el rango de codificacin en n bit va de 0 a 2n ! 1

! ai # 2i

Representacin signo-magnitud Es la estrategia ms sencilla para representar nmeros enteros correlativos tanto positivos como negativos. La convencin es que de una palabra de n bit, el bit ms significativo (extremo izquierdo) represente el signo y los restantes n-1 bit representen la magnitud. El caso general el cdigo an !1, an ! 2 ,..., a0 codifica: A=
!
n!2 i =0 n"2 i =0

" ai 2i a n -1 = 1

! ai 2i a n -1 = 0

Esta codificacin presenta dos problemas de diseo: La unidad que implemente operaciones aditivas debe llevar en consideracin el bit de signo de ambos argumentos, y en trminos de ello, operar sus magnitudes. Es decir se necesita lgica de decodificacin y la implementacin de dos funciones lgicas sobre las magnitudes. Del punto de vista de la representatividad numrica, pues existen dos codificaciones para el valor 0.
+ 010 = 0 00000002 ! 010 = 1 00000002

Representacin Complemento Dos Este esquema de codificacin permite muchas simplificaciones al nivel del diseo de la ALU y aborda adecuadamente el problema de la codificacin del 0. Al igual que la codificacin signomagnitud, el bit ms significativo representa el signo, pero la representacin de los bits restantes es diferente. Representacin enteros positivos: Cuando el bit ms significativo es cero an !1 = 0 , la representacin de los restantes n-1 bit es equivalente al esquema signo- magnitud. El rango de codificacin es de 0 a 2n-1-1. Representacin enteros negativos: Del mismo modo an !1 = 1 indica que se representa un nmero negativo, pero la magnitud se define como: el valor entero sin signo de n bit que se debe sumar a la palabra an ! 2 , an !3 ,..., a0 para generar la codificacin entera sin signo de 2n-1 (es decir 100....02 , palabra de n-bit). El rango de codificacin va desde 1 a 2n-1.
11...111 1 2 . . . 00...000 1 2 ! 110

! 2n !110

Una expresin analtica consistente con las definiciones viene dada por:

A = "2

n "1

an"1 + ! ai 2 i
i =0

n"2

Figura a.2: Rango de representatividad de la codificacin complemento dos para una palabra de 32 bit.

3.2 Operaciones Aditivas Codificacin entera sin signo La suma en esta codificacin es la generalizacin de la suma en base 10 la cual se ilustra en el siguiente diagrama.

Figura a.3: Esquema de la implementacin de suma en codificacin entera sin signo El paso inductivo se debe a la dependencia del bit de acarreo, y se deriva de la propiedad bsica que 2n +1 = 2n + 2n lo que se manifiesta en un acarreo al siguiente bit de la representacin. En el caso que ocurra un acarreo en el bit ms significativo, implica que dicho nmero escapa del rango de codificacin 0 a 2n ! 1 . Por consiguiente estamos frente al escenario de overflow. Se ver que este evento de acarreo no se interpreta como overflow en otros esquemas de codificacin. Codificacin entera complemento dos Este esquema de codificacin fue diseado de tal forma que la suma binaria ( consistente con la codificacin entera sin signo) pueda ser utilizada de manera consistente, es decir no se necesite alambrar lgica adicional para implementar las operaciones de suma y resta en la ALU. Esta es la propiedad que ha transformado a este formato en un estndar para la representacin entera. El siguiente esquema, Figura a.4, muestra una representacin circular de la estrategia de codificacin e ilustra, al mismo tiempo, las operaciones de substraccin, adicin y sus restricciones en el mbito de la representatividad numrica. Incrementar en una unidad se puede demostrar que equivale a rotar la referencia a favor de las manecillas del reloj. Con esta convencin, se puede incrementar adecuadamente un nmero negativo en todos los casos (caso crtico pasa de 1 a 0 de forma consistente) y nmeros positivo salvo para el caso 2n-1-1 (01..12) pues pasa a la codificacin 2n-1(ver figura). En este caso puntual ocurre un desbordamiento (overflow), pues el valor resultante no se puede representar con n-bits en este esquema de codificacin. De manera anloga decrementar un numero implica una rotacin en sentido contrario, contexto en el cual el caso crtico ocurre con -2n-1 (10..02).

Las adiciones y substracciones en general se pueden visualizar como rotaciones en ms de una unidad, donde por consiguiente, los escenarios de argumentos crticos (overflow) aumentan.

Figura a.4: Representacin circular de los esquemas de codificacin complemento a dos y visualizacin de sus operaciones aritmticas bsicas (suma, resta) Condiciones de Overflow Del anlisis se deriva que: al sumar dos nmeros complemento dos de distinto signo, el resultado nunca genera un overflow pues la magnitud del nmero resultante es estrictamente menor que la de cada uno de sus argumentos, y por consiguiente representable. Sin embrago, al sumar nmeros de igual signo, el overflow se da cuando, como consecuencia de estas rotaciones, el resultado corresponde a un numero de signo contrario al de sus argumentos. Esta condicin define la lgica de control que debe implementar la ALU para detectar estos eventos. Correctitud del algoritmo de Suma En este punto demostraremos la correctitud del algoritmo de suma entera sin signo en el escenario de representatividad numrica complemento dos, distinguiendo adecuadamente los casos crticos (overflow). (Visto en ctedra) ---------------------------------------------------------------------------------------------------------------(Propuesto 1) Demuestre la correctitud del algoritmo de suma entera sin signo, cunado ambos argumentos son negativos. en los escenarios que corresponda y especifique los casos de overflow -----------------------------------------------------------------------------------------------------------------Por lo tanto se demuestra la correctitud de la aritmtica entera sin signo en el caso de codificacin complemento dos salvo en los escenarios de overflow. Este slo ocurre al operar argumentos del mismo signo y se manifiesta, s y solo s, el resultado de la operacin aritmtica es de signo contrario al de sus argumentos. Esto se visualiza en los siguientes ejemplos:

Figura a.6: Suma de nmeros en complemento dos Adicionalmente veremos que el complemento de un nmero se obtiene con lgica elemental, lo que implica que slo con la implementacin de la suma (en codificacin entera sin signo) se obtienen las operaciones de substraccin y adicin complemento dos Negacin En el contexto de la codificacin complemento dos el complemento de un nmero se obtiene siguiendo la siguiente metodologa: 1. Determinar el complemento bit a bit de la codificacin de la palabra. 2. A la palabra resultante se incrementa en una unidad (aritmtica entera sin signo). La correctitud se vio formalmente en ctedra, pero de forma complementaria presentamos un argumento alternativo. Si a = (an !1, an ! 2 ,..., a0 ) es la expresin bit a bit de la palabra y su complemento b. Si notamos como ai el complemento Booleano del bit ai se tiene por definicin que:
A = "2n "1 # an "1 +
n"2 i =0

! ai 2i

B = "2n "1 # an "1 +

n"2 i =0

! ai 2i + 1

La expresin de B es consistente con los puntos 1 y 2, slo si al incrementar en una unidad no se produce overflow. Es decir es vlido salvo cuando a codifica el valor 2n-1, pues su complemento Booleano es la palabra (0111...1) que al incrementarla produce overflow. Esto tiene sentido pues el

rango de representatividad numrico es asimtrico, 2n-1 a 2n-1-1, y se esta tratando de obtener el complemento del valor 2n-1. Obviando tal caso, slo basta probar que B es precisamente el complemento de A, o equivalentemente que A + B = 0
A + B = !2n !1 " an !1 + A + B = !2
n !1 n!2 i =0

# ai 2i + !2n !1 " an !1 + # ai 2i + 1
i =0 n!2 i =0

n!2

" (an !1 + an !1 )+

# (ai + ai )2 + 1

A + B = !2n !1 + (2n !1 ! 1) + 1 = 0

De esta forma se tiene un algoritmo muy sencillo para obtener el completo de una palabra binaria, utilizando compuertas not y una unidad aritmtica tradicional. El siguiente esquema muestra las unidades elementales que permiten la implementacin de la adicin para codificacin entera sin signo y complemento dos.

Figura a.7: Bloques funcionales para implementacin de suma y resta