Documentos de Académico
Documentos de Profesional
Documentos de Cultura
+V
I 0V
V0 +
I -V
I= I=0
-
Vi R1
Vo = I 2 R2
Vo =
Vi R2 R1
Segn la ecuacin anterior, la tensin de salida es igual a la de entrada, amplificada segn el valor de la ganancia en tensin (v). v = Vo = Vi R1 Vi
R 2 =
R2
Vi
R1
Para que los dos terminales (inversor y no inversor), vean la misma resistencia de entrada. R3 = R1 // R2
R2
+V R1 Vi R3 + V0
-V
Figura 2
5.2. AMPLIFICADOR NO INVERSOR o La seal de entrada Vi se aplica al terminal no inversor del A.O. o La seal de salida Vo, est en fase con la de entrada.
R2 I2 R1 I1 Vi R3 + I0 V0
+V
-V
Vo = I 1 ( R1 + R 2 )
(R1 + R2 )
R1
Vi
Conclusiones: o En la configuracin inversora se obtiene un desfase de 180 de la salida respecto a la entrada; pudindose conseguir una v = 1. o En la configuracin no inversora, la salida est en fase con la entrada y v 1. 5.3. APLICACIONES CON AMPLIFICADORES OPERACIONALES 5.3.1. INTRODUCCIN Las primeras aplicaciones de los A.O., fueron en la realizacin de operaciones matemticas: suma, resta, derivacin, integracin, etc. 5.3.2. SUMADOR INVERSOR Y NO INVERSOR 5.3.2.1 SUMADOR INVERSOR o Se le llama tambin amplificador inversor multicanal. o El siguiente circuito constituye un A.O. sumador inversor de 3 canales.
R4 I0
R1 V1 R2 V2 R3 V3 I1 I2 I3 Ii
-
+V I 0
V0 +
-V
Figura 4 Teniendo en cuenta, las consideraciones vistas hasta ahora y que son 3 inversores: Ii =I
o
v1
R4 ; R1
v2
R4 ; R2
v3
R =4 R3
= v1 + v3
v2
I o = (I 1 + I 2 + I
3
V +
R3
V V V o= R4 1 + R1 R 2
V + 3 R3
Si: R1 = R2 = R3 = R4 Vo = V1 + V2 + V3
V o= v1 V1 + v V2 + v V3
2 3
Conectando un amplificador inversor de ganancia unitaria a la salida del sumador inversor, se obtiene un amplificador sumador no inversor.
R4 R R1 R2 V2 R3 V3 + V0 R + -V -V V'0 +V +V
V1
Figura 5
V V V o= R4 1 + R1 R 2
V + 3 R3
V V V o = R4 1 + R1 R 2
V + 3 R3
5.3.2.2 SUMADOR NO INVERSOR La salida se encuentra en fase con la entrada, pero no se puede obtener ganancia unitaria.
R5
I5
R6
I0
+V
R1 V1 R2 V2 R3 V3 I1 I2 I3 I4 Vi R4 +I 0
V0 +
-V
Figura 6
v=
Vo Vi
R6 + R5 R5
Vi = R4 (I 1 + I 2 + I 3
V V V i = R4 1 + R1 R 2 Vo = Vi
V + 3 R3
V V Vo = R4 1 + R2 R1
R + R6 V 3 + R3 R5
5.3.3. AMPLIFICADOR DIFERENCIAL (RESTADOR) o Realiza la resta o diferencia entre las dos seales de entrada. o El A.O. funciona como inversor y no inversor. o Aprovechando el desfase del inversor se puede realizar la resta o diferencia entre las dos seales de entrada.
R2 I0
R1 V i2 V i1 I1 R3
-
V0 +
Figura 7
Vo = Vo1 + Vo 2
Vo1: salida proporcionada por el terminal no inversor. Vo2: salida proporcionada por el terminal inversor.
Vo1 =
v1
R + R1 Vi1 Vi1 = 2 R 1 R Vi 2 = 2 Vi 2 R1 Vi
Vo 2 =
v2
V o = (
v1
Vi1 ) (
2
v2
R + R1 R Vi1 2 Vi 2 Vo = 2 R 1 R1
o El inconveniente del circuito anterior, es que no se obtiene exclusivamente la diferencia de las dos seales de entrada. Intervienen v1 y v2. o Para que la salida sea solo la diferencia de las dos seales de entrada se tiene que cumplir que: v1 = v2 = 1
R R +V R V i2 A + R -V V i1 -V + V'0 R B V0 +V
Vo = Vi 2 Vi1
10
5.3.4. DERIVADOR E INTEGRADOR 5.3.4.1. DERIVADOR o En la salida (Vo) se obtiene la derivada de la seal de entrada (Vi), respecto al tiempo, multiplicada por una constante. o El circuito se basa en un inversor, en el que R1 se ha sustituido por un condensador.
R I0 C Vi Ii V0 +
+V
-V
V o = RC
dVC dt
= RC
dVi dt
11
5.3.4.2. INTEGRADOR La salida es el producto de una constante por la integral de la seal de entrada.
C Ic R Vi Ii V0 +
+V
-V
Figura 10 Para obtener la salida, hay que tener en cuenta la carga (Q) almacenada, entre las placas del condensador.
Q=
IC
dt
Al ser Ii = - IC
Q=
I i dt
Definiendo la carga (Q) en funcin del voltaje (VC) y la capacidad (C) del condensador: Q = VC C
Q C 1 C
VC =
dt
I i = Vi / Ri 1 Vi dt CR
VC = Vo =
12
5.3.5. AMPLIFICADOR LOGARTMICO o Su salida es no lineal, es proporcional al logaritmo neperiano de la seal de entrada. o Se basa en la relacin exponencial existente entre la corriente y la tensin en una unin PN.
D T I +V R Vi I V0 + Vi I R V0 + -V -V +V I
I = Io e
V / VT
Io: corriente inversa de saturacin. -23 VT: KT/q [ K: ctte de Boltzman (1,3810 J/K), T : temperatura absoluta en grados Kelvin, -19 q : carga del electrn (1,60210 C) ]. V: cada de tensin entre nodo y ctodo.
I = Io e
Vo / VT
Vo / VT
Ln
Vo VT
13
Si: I = Vi / R.
Vo = VT Ln Vi IoR
I = Io e
VBE / VT
La ventaja de utilizar un transistor, es su propiedad amplificadora. Para conseguir el amplificador antilogartmico (figura 12), se intercambia el diodo por la resistencia y viceversa.
+V D Vi V0 +
-V
Figura 12
V VT V o = I 0 R exp i = I 0 R e VT
Vi
14
5.3.6. MULTIPLICADOR Y DIVISOR Hay que basarse en las propiedades que cumplen los logaritmos. 5.3.6.1. MULTIPLICADOR LnA + LnB = Ln
( AB )
anti log [Ln ( AB )] = AB
D R R
R A + + + D R V'0 D V0
R B + R
Figura 13
15
D R R
R A + + + D R V'0 D V0
R B + R
Figura 14
16
= n
)]
D nR R
R A + + + V'0' R D V'0 V0
( A)
n n
LnA n
n
anti log Ln
[ ( A )]
D R R
R A + + + V'0' nR V'0 D V0
Figura 16
17
5.4. COMPARADOR DE TENSIN o Se basa en un A.O. sin lazo de realimentacin, al que se le aplica una seal en cada entrada. + o Utiliza alimentacin simtrica ( V, V). Saturndose el amplificador, a los valores que se apliquen a estos terminales.
+V R1 V2 V1 R3 + V0
-V
Figura 17
Suponiendo una alimentacin simtrica de 15v ( V = 15v, salida Vo tomara los siguientes valores: V1 > V2 ( Vo = V = +15V) (Salida saturada positivamente). V1 < V2 ( Vo = V = -15V) (Salida saturada negativamente).
+
V = -15v), la
18
Un ejemplo prctico de esta configuracin es el detector inversor de cruce por cero (figura 18).
RUIDO
+V Ei + V ref -V R V0
Figura 18 Se puede comprobar que el A.O. es muy sensible al ruido y esto es un grave problema en los A.O. que trabajan como comparadores .
Ei
V0
V SAT
V SAT
Figura 19
19
5.4.1. COMPARADOR REGENERATIVO (BSCULA DE SCHMITT) o Coge una fraccin del voltaje de salida (Vo) para crear un voltaje de referencia (VR) dependiente de la salida. o Utiliza realimentacin positiva.
+V Ei + R1 -V V0 R2
VR
Figura 20 Su funcionamiento se basa en llevar la salida del A.O. a saturacin positiva ( VSAT) y negativa ( VSAT).
+
VSAT = V.
+ -
+ -
VSAT = V.
o VO = VSAT, el voltaje realimentado @ Umbral superior de voltaje (VHT) @ positivo respecto a masa. V HT =
+
VSAT R2 R1 + R 2
o VO = VSAT, el voltaje realimentado @ Umbral inferior de voltaje (VLT) @ negativo respecto a masa. V LT =
VSAT R2 R1 + R2
20
Al ser los voltajes de umbral ms grandes que los voltajes de pico de ruido @ eliminacin de las transiciones falsas de salida.
Ei
V HT
0 V LT
V0
+
V SAT
V SAT
Figura 21 El funcionamiento de un comparador, se puede representar de forma grfica mediante el ciclo de histresis.
21
V0
+V
SAT
VH
0
-
Ei
V LT
V HT
Ei
V SAT
V0
Figura 22: Ciclo de Histresis Observando la grfica: VO = VSAT @ Ei > VHT para que VO = VSAT. VO = VSAT @ Ei < VLT para que VO = VSAT. El voltaje de histresis (VH) viene definido como: VH = VHT VLT VH: ruido pico a pico que puede soportar el circuito.
+ + -
22
5.5. RECTIFICADORES DE PRECISIN DE MEDIA ONDA Y ONDA COMPLETA 5.5.1. MEDIA ONDA
R3 R4
Vi
R1
D1 D2 V01
1
R2
V02
Vi t
V01 t
VD2
V02 t
23
5.5.2. ONDA COMPLETA o Rectificador de media onda, a la que se le aade un sumador. o Para aumentar la tensin continua de salida @ aumentar ganancia.
R3 R4 R5 R7
Vi
R1 A1 R2
1
D1 D2 V01 V02 R6
1
P A2
VS
Vi t
VO1 t
VO2
VS t
Figura 24
24
5.6. CONVERTIDORES 5.6.1. CORRIENTE A VOLTAJE o A1 @ etapa conversora. o A2 @ produce cambio de signo y ganancia adicional.
RL R IL
Vi
Ii
A1
V'0
R +
A2
V0
Figura 25
V O= ( R L I i )
R = RL I i R
25
R3
V0
IL
Figura 26 Vi VS R1 VO V S R2 VO VS R3 VS R4
I 1=
I3 =
I 2=
I4 =
VO V S V S R3 R4
(ecuacin1)
Vi V S V S VO = R1 R2 V S VO = R2 (V V S R1 i
26
Sustituyendo en la ecuacin 1:
IL =
(VS Vi )
R2 R1 R3
VS R4
R 1 V R = VS 2 i 2 R1 R3 R4 R1 R3
Haciendo: R1 = R2 R3 = R4 R 1 VR I L = VS 2 i 2 R4 R2 R4 R2 R4 1 R4
IL = Vi
1 = ctte de conversin R4
27
5.6.3. ANALGICO/DIGITAL o Transforman la seal analgica, en una seal digital de amplitud constante y discontinua en el tiempo. Diagrama de bloques:
Ve
CUANTIFICADOR
2 -1
CODIFICADOR
b0 b1 bn
A/D
Figura 27 CUANTIFICADOR: o Transforma la seal de entrada analgica, en escalones cuantificados. o Cada escaln viene definido: Vescalon = Ve max Ve min 2
n
Ve = seal de entrada analgica. n = nmero de bits. CODIFICADOR: o Necesita seales de entrada cuantificadas (en escalones). o Sus salidas son las del convertidor A/D @ binarias.
28
Diseo de un A/D de 3 bits, que digitalice una seal de entrada analgica de 0 a 4 vltios. Valor del bit menos significativo (LSB) o de cada escaln: 40
LSB =
= 0,5
vltios 3 2
SALIDA
111
110
101
100
011
010
001
000
ENTRADA
Figura 28 Mrgenes de tensin, para cada combinacin binaria: 000: 001: 010: 011: 100: 101: 110: 111: 0 < Ve < 0,5 0,5 < Ve < 1 1 < Ve < 1,5 1,5 < Ve < 2 2 < Ve < 2,5 2,5 < Ve < 3 3 < Ve < 3,5 3,5 < Ve < 4
29
VREF 0,5V
5 V
CODIFICADOR DE PRIORIDAD
5 V 1V
+
4 1 5 2 b1 b0
5 V 1,5V
+
7
b2
5 V 2V
5 V 2,5V
5 V 3V
5 V 3,5V
+
0V < Ve < 4V
Figura 29
30
5.6.4 DIGITAL/ANALGICO o o o o o Muy utilizados en el proceso y tratamiento de seales digitales. Reciben una palabra digital de n bits y la transforman en una seal analgica. La entrada digital viene representada en binario o cualquier cdigo BCD. n n 2 combinaciones de entrada @ 2 niveles discretos en la salida. Ecuacin que define un D/A de cualquier tamao:
VO =
1
n
2 1
(V +
1
+ ............ + 2 n
1
n 1
2V2 4V3
4R V1 2R V2 R V3
Figura 30
31
Diseo de un D/A de 3 bits con entradas TTL o Los valores de las resistencias pueden ser: R = 10 K (normalizado). 2R = 20 K (no normalizado). 4R = 40 K (no normalizado). Los valores no normalizados: resistencias variables. o Ecuacin del convertidor de 3 bits: 1 (4V 3 + 7 2V2
V O=
+ V1 )
o Al ser lgica TTL: Nivel ALTO 1: 5V. Nivel BAJO 0: 0V (masa). N binario 000: 001 010 011 100 101 110 111 Operaciones 1/7 (40 + 20 + 10) 1/7 (40 + 20 + 15) 1/7 (40 + 21 + 10) 1/7 (40 + 21 + 11) 1/7 (41 + 20 + 10) 1/7 (41 + 20 + 11) 1/7 (41 + 21 + 10) 1/7 (41 + 21 + 11) V0 0 : 0V. 5/7: 0,71V. 2/7: 1,43V 3/7: 2,14V. 4/7: 2,86V. 5/7: 3,57V. 6/7: 4,28V. 7/7: 5V.