ndice Introduccin Conclusin Anexos - Traducciones Exacta caracterizacin de la cache y el TLB mediante el uso de contadores de Hardware Mecanismo de control

ol para la reduccin de Energa incorporado en el TLB

pg. 2 2 3

2 Sistemas Operativos

Introduccin TLB El TLB al estar altamente asociada al computador abarca un significante consumo de energa. Su estructura de acceso a cada instruccin y obtencin de datos, para conseguir la informacin requerida es lo que genera dicho fenmeno, por lo cual en los ltimos aos la memoria se ha convertido en un foco principal para los arquitectos para buscar tcnicas de reduccin de consumo energtico para el mejoramiento del rendimiento del computador. El TLB es un componente primordial del diseo del procesador de alto rendimiento para una eficaz gestin de memoria virtual rpida por lo cual est asociada a un consumo de energa muy significativo. La potencia y el control trmico es una prioridad de primera clase en el diseo de procesadores de alto rendimiento de la prxima generacin. En el diseo moderno de procesadores de alto rendimiento puede ser inviable por el aumento del TLB debido a las limitaciones trmicas como limitaciones de potencia, adems el aumento de consumo energtico puede aumentar su cifra debido al paso de procesadores de 32 bits a procesadores de 64 bits ya que deber comparar y combinar aproximadamente el doble de bits. Los nmeros de pginas virtuales indican un grado de localidad espacial y temporal, adems algunas aplicaciones no utilizan el espacio de direcciones dando como resultado un orden de bits estables superiores o de baja entropa. El mecanismo de la entropa es una medida de lo inesperado y varia con el programa. Este mtodo se basa en que la pila contiene la informacin por lo que es altamente predecible y con un pequeo nmero de bits es suficiente para la direccin de traduccin. Otra problemtica del TLB es cuando se presentan ejecuciones de mltiples operaciones de memoria al mismo tiempo. Debido a diferentes necesidades de gestin de memoria virtual y el mantenimiento de la coherencia de cache, prcticamente la mayora de las caches estn indexadas y fsicamente etiquetadas, por lo cual una traduccin de direcciones usando el TLB es necesario para cada uno de los accesos. Las mltiples instrucciones que son emitidas por cada ciclo de ejecucin requieren multi-portados TLBs de datos y TLBs de instrucciones para evitar el bloqueo producido por conflictos de recursos. Conclusin El TLB es una memoria muy importante para el diseo de los procesadores de alto nivel gracias a dicho componente es que la traduccin se la realiza de una forma muy rapida y adecuada. Sin embargo su alto consumo de energa asociado es una problemtica muy grave, pero con las tcnicas de reduccin de consumo energtico esta problemtica se puede hacer en gran forma que el trabajo del TLB pueda ser eficiente y productivo para una traduccin eficaz. Debido a que existen muchos estudios para la reduccin de la problemtica la mejor idea ser incorporar todos los estudios, revisarlos y realizar un solo mtodo adecuado para la encontrar una reduccin casi perfecta y de esta manera obtener una traduccin optima de direcciones virtuales a fsicas.

3 Sistemas Operativos