PRCTICA 1.

Laboratorio COMPROBACIN DE PUERTAS LGICAS

INTRODUCCIN
En Electrnica Digital vamos a trabajar en dos niveles lgicos: 0 y 1 o nivel bajo y alto. Los circuitos integrados de de tecnologa TTL operan con una tensin de alimentacin de 5 V. Por tanto, todas las tensiones en un sistema TTL estn comprendidas entre 0 y 5 V. Cada fabricante da las siguientes especificaciones para los niveles de tensin: VOH: Mnima tensin de salida que suministra una puerta cuando su salida est en su nivel alto. VOL: Mxima tensin de salida que encontraremos cuando la salida est en su nivel bajo. VIH: Mnima tensin que puede aplicarse a la entrada de una puerta para que sea considerada como entrada alta. VIL: Mxima tensin que puede aplicarse a la entrada de una puerta para que sea considerada como entrada baja. Para las series 54/74 de la lgica TTL los niveles de tensin son los siguientes, para un tensin de trabajo de VCC = 50 V 5% VOH = 2,4 V VOL = 0,4 V VIH = 2 V VIL = 0,8 V

Cabe mencionar que las entradas no conectadas, o al aire, equivalen a un nivel lgico alto. Pero, al mismo tiempo son muy sensibles a ruidos elctricos, interferencias, etc.; por lo que es conveniente que las puertas se conecten al nivel lgico necesario en cada momento.

DESARROLLO
El desarrollo que vamos a explicar a continuacin es el mismo que hemos empleado en todas las puertas que hemos analizado. Introducir un 1 Para introducir un 1 se conecta el positivo de la fuente en la patilla VCC, el negativo de la fuente se conecta en GND. Seleccionamos una puerta, y en la entrada de la puerta se conectan a VCC para que entre un 1, la patilla de salida la conectamos al positivo del polmetro para saber si devuelve un 1 o un 0. Adems habr que conectar el negativo del polmetro a GRN

Para saber si el polmetro muestra un 0 el polmetro tiene que marcar un valor entre (0 1,4) y si devuelve un 1 el polmetro marca un valor en el intervalo (2,4 - 5).

RESULTADOS TERICOS Y EXPERIMENTALES

Parte 1: Puerta NOT 74LS04

A Y= PRCTICA (V) 0/1 0 1 4.5 1 1 0 0.14 0

Puerta OR 74LS32

A 0 0 1 1

B Y=A+B PRCTICA (V) 0/1 0 0 0.06 0 1 1 4.5 1 0 1 4.5 1 1 1 4.55 1

Puerta AND 74LS08

A 0 0 1 1

B Y=AxB PRCTICA (V) 0/1 0 0 0.98 0 1 0 1 0 0 0 1,02 0 1 1 3,4 1

Puerta NAND 74LS00

A 0 0 1 1

B 0 1 0 1

Y PRCTICA (V) 0/1 1 4.54 1 1 4.54 1 1 4.54 1 0 0.12 0

Puerta NOR 74LS02

A 0 0 1 1

B 0 1 0 1

Y PRCTICA (V) 0/1 1 4.55 1 0 0.11 0 0 0.09 0 0 0.09 0

Puerta XOR:

A 0 0 1 1

B 0 1 0 1

Y PRCTICA (V) 0/1 0 0.15 0 1 4.54 1 1 4.54 1 0 0.16 0

Parte 2 Utilizando puertas NAND nicamente implementaremos las funciones NOT, AND y OR para comprobar la universalidad de las puertas NAND. NOT, Utilizando puertas NAND A

A Y= PRCTICA (V) 0/1 0 1 4.55 1 1 0 0.14 0

AND, Utilizando puertas NAND

A B

A 0 0 1 1

B Y=AxB PRCTICA (V) 0/1 0 0 0.12 0 1 0 0,12 0 0 0 0,12 0 1 1 4,48 1

OR, Utilizando puertas NAND

A A+B

A 0 0 1 1

B Y=A+B PRCTICA (V) 0/1 0 0 0.12 0 1 1 4.48 1 0 1 4.48 1 1 1 4.5 1

Queda demostrado la universalidad de las puertas al obtener el mismo resultado mediante la utilizacin de las puertas NAND

Parte 3 Comprobacin teorema de Morgan

A A B B

A 0 0 1 1

B 0 1 0 1

Y PRCTICA (V) 0/1 1 4.55 1 1 4.55 1 1 4.55 1 0 0.05 0

Anlisis de resultados y conclusiones

Como dato curioso hay que recalcar que ha sido la primera vez que hemos tenido la posibilidad de trabajar prcticamente y no de manera terica con los chips y las puertas lgicas. Lo que nos ha sido de gran ayuda para comprender la gran utilidad de las mismas, no hemos encontrado ninguna complejidad destacable en el desarrollo de la prctica.