UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

Prctica 5 Generadores de Seales de Reloj y Flip-flops

5.1 Objetivo
El alumno conocer y comprobar el funcionamiento de dispositivos empleados en la lgica secuencial y dispositivos con memoria basados en sistemas temporizados.

5.2 Antecedentes
Los sistemas lgicos digitales se dividen en dos grupos, de lgica combinacional y de lgica secuencial. Los circuitos secuenciales son la base de todo tipo de sistema que desarrolle una tarea controlada sincrnicamente o asncrono. Los sistemas de control automtico dependen en gran parte de un sistema secuencial digital. La mayora de equipos electrnicos programables basan su funcionamiento en una unidad de control programable, que es un sistema secuencial que permite modificar sus funciones por medio de instrucciones. Los circuitos lgicos secuenciales difieren de los combinacionales en dos detalles importantes: 1. Los sistemas secuenciales poseen memoria. El dato de salida puede permanecer presente durante un tiempo indefinido hasta que una seal lgica reemplace el dato anterior. 2. Son sistemas retroalimentados. Los circuitos secuenciales son la base de contadores y registros, memorias y secuencias de estado, las cuales son unidades funcionales en el diseo digital. No se debe de perder de vista que un circuito digital secuencial est formado por dos etapas, una combinacional y una etapa de memoria.

5.2.1 Circuitos secuenciales

Los circuitos secuenciales se dividen en dos grupos: sncronos y asncronos.

5.2.2 Circuito secuenciales sncronos

Un sistema lgico secuencial sncrono est controlado por una escala de tiempo diseado para su funcionamiento. Cada una de las etapas trabaja con la misma secuencia de tiempos y los cambios que se realizan entre sus etapas estn sincronizados a la seal del reloj.

5.2.3 Circuitos secuenciales asncronos

En un sistema digital asncrono, cada una de las etapas puede trabajar en diferentes escalas de tiempo o activarse con los cambios en previas etapas. Dada su dificultad de construccin y la presencia de riesgos combinacionales, estos circuitos son poco utilizados. 5.2.4 Generadores de pulsos o seales de reloj 5.2.4.1 El temporizador 555 El temporizador 555 es un CI de los ms conocidos y utilizados en todo circuito digital que trabaje a frecuencias no mayores a 1Megahert y se utiliza tanto en circuitos electrnicos digitales como analgicos. Este CI se puede utilizar en modo Astable o inestable, ya que en este modo genera una onda rectangular con ciclo de trabajo programable y/o ajustable. En la figura 5.1 la seal de salida tiene un nivel alto dado por un tiempo T1 y un nivel bajo dado por un tiempo T2 los tiempos de duracin dependen de los valores de las resistencias R1 y R2 ,Ver figura 9.1.(b). T1= 0.693(R1+R2)C1

38

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

T2=0.693R2C1 Donde C1 es un capacitor. La frecuencia f, con que la seal de salida oscila esta dada por: f1= 1 / (0.693C1 (R1+2R2)
Vcc 8 4 Vots 6 7 R2 Circuito Integrado 555 6 2 C 1 0 T1 (a) T2 (b) Tiempo (seg) 3 C 2 5 4

R1

Figura 5.1 El temporizador 555 oscilador en modo astable, (a) diagrama de conexin, (b) forma de onda pulsante.

5.2.5 Circuitos con memoria 5.2.5.1 Flip-flop o Latch El elemento de memoria que se utiliza ms ampliamente es Flip flop (FF) que est dentro del grupo de los multivibradores biestables. El FF es un circuito lgico con dos salidas Q y Q , donde Q es el complemento de la salida Q. La principal diferencia entre los diversos tipos de FF es el nmero de entradas que poseen y la manera en la cual las entradas afectan el estado binario. 5.2.5.2 Latch SR La unidad secuencial bsica es el lazo SR. A partir de este lazo se construyen todos los FF. El lazo bsico SR tiene dos entradas S y R y dos salidas Q y Q , las cuales siempre son opuestas. Las entradas S (Set = activar) pone a 1 la salida Q, y R (Reset = restablecer) restablece la salida Q a 0. 5.2.5.3 Latch SR sncrono En la figura 5.2 (a) se muestran los circuitos internos de un Flip flop SR, el lazo SR lo realiza con dos compuertas NOR por lo tanto este FF tienen entradas activas altas.

R Q R CP S Q S Q Q

CP

(a)

(b)

Figura 5.2 (a) Circuitos internos de un FF S-R, (b) smbolo normalizado del FF S-R.

Tabla caracterstica
La tabla caracterstica, puede ser til para el anlisis de la definicin de la operacin del FF. sta especifica al estado siguiente Q(t+1) cuando las entradas y el estado presente Q(t) se conocen. El comportamiento completo se puede ver en tabla 5.1.

39

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

Tabla 5.1 Tabla caracterstica del FF SR implementado con compuertas NOR.

S 0 0 1 1

R 0 1 0 1

Q(t+1) Q(t) 0 1
_

Estado Sin cambio Bajo Alto Indeterminado

Tabla de excitacin de S-R

Durante el proceso de diseo se conocen por lo general la transicin del estado presente al estado siguiente al que se desea: encontrar las condiciones de entrada del FF que causen la transicin requerida. Y por esta razn se necesita una tabla que liste las entradas necesarias para un cambio de estado dado. A este tipo de tabla se le conoce como tabla de excitacin, en la Tabla 5.2 se presenta la tabla de excitacin de los Flip Flop S-R.
Tabla 5.2 Tabla de excitacin del Flip flop SR.

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

S 0 1 0 X

R X 0 1 0

5.2.5.4 Flip-flop JK El Flip Flop J-K es simplemente una versin modificada del S-R para que ambas entradas puedan activarse al mismo tiempo. Para el FF S-R est condicin fue considerada no vlida, en el caso del FF JK est en una condicin de salida permitida sobre ciclos de reloj sucesivos. ste comportamiento y la representacin estndar del FF J-K se ilustra en la figura 5.3. Tabla de excitacin del FF JK Q(t) Q(t+1) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 (a)
K Q

K CP J

CP

Q J

(b)

(c)

Figura 9.4 Flip flop J-K, (a) tabla de excitacin, (b) diagrama lgico y (c) smbolo grfico.

40

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

5.2.5.5 Flip-flop D El Flip flop D (Data) tiene una entrada de control D y dos salidas Q y Q . Es una versin modificada del S-R mediante un inversor colocado entre las terminales S y R. La disposicin del circuito se puede observar en la figura 5.4 (b). Se observa que el patrn de la onda lgica Q es un duplicado exacto de la onda de datos de entrada D con un retraso de tiempo. Tabla de excitacin del FF D Q(t) Q(t+1) D 0 0 0 0 1 1 1 0 0 1 1 1 (a)
D Q D CP Q Q Q

CP

(b)

(c)

Figura 5.4 Flip flop D (a) Tabla de excitacin, (b) diagrama lgico y (c) smbolo grfico.

5.2.5.6 Flip-flop T El Flip flop T (Toggle) tiene slo una entrada de control y es una variante del FF J-K. Esta se obtiene interconectando las dos entradas J y K para generar una sola entrada T. Observar figura 5.5. Tabla de excitacin del FF T Q(t) Q(t+1) T 0 0 0 0 1 1 1 0 1 1 1 0 (a)

T Q T CP Q Q Q

CP

(b) (c) Figura 5.5 Flip flop T (a) tabla de excitacin, (b) diagrama lgico y (c) smbolo grfico.

41

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

Se logra ver que al poner un estado alto en la entrada T se puede generar un tren de pulsos igual al del reloj, solo que da la mitad de la frecuencia. 5.2.5.7 Entradas asncronas Las entradas asncronas se pueden emplear para fijar el FF en el estado 1 o bien para anularlo en el estado 0 en cualquier instante, sin importar las condiciones presentes de las otras entradas. Dicho en otra forma las entradas asncronas son entradas superpuestas, las cuales pueden servir para eliminar todas las otras entradas a fin de colocar el FF en un estado o en el otro tal como se ve en la figura 5.6.
DC SET

K CP J

Q Las entradas Asncronas son activas en bajo, y se indican con pequeos crculos Q

DC RESET

Figura 5.6 Diagrama de un FF y sus entradas asncronas.

5.3 Desarrollo de la prctica

Simule los circuitos equivalentes de los circuitos FF JK, FF T y FF D. Construya el circuito de reloj mostrado en el anexo A Multivibrador 555 astable, energcelo y observe una constante intermitencia del diodo emisor de luz LED. Desenergice el circuito y sin desconectar el circuito de reloj 555 conecte el CI 74LS73 que corresponda al tipo Flip flop JK. Compruebe la tabla caracterstica de la figura 5.3 y opere las entradas asncronas. Compruebe los resultados obtenidos con su correspondiente tabla caracterstica. Repetir el procedimiento anterior para comprobar el comportamiento del Flip-flop tipo D, empleando el CI 74LS74. Utilizando las compuertas necesarias disee un Flip-flop tipo T (Nota: utilice el CI 74LS73) y compruebe la tabla caracterstica. Anote sus conclusiones y resuelva el cuestionario.

5.4 Material y equipo Material

Cantidad 1 1 2 3 1 1 1 2 1 1 1 4 Elemento Fuente de 5 VCD Tablilla de conexiones Interruptores DIP Diodo Emisor de Luz Resistencia de 470 Potencimetro de 1M Capacitor de 100F a 50V Capacitares de 0.47F a 50V 555 74LS73 74LS74 Resistencias 1K Descripcin Fuente de alimentacin. Para circuitos integrados. 4 entradas de cambio deslizable Estndar, de distinto color Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Multivibrador Circuito integrado FF J-K Circuito integrado FF D Proteccin contra corto circuito.

42

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 5

Equipo
Cantidad 1 Elemento Unidad de cmputo Descripcin Equipada con el programa CircuitMaker y/o Electronic Workbench

5.5 Conclusiones 5.6 Cuestionario

1. En un Flip-flop Qu funcin tienen las entradas Clear y Preset? 2. Investigue lo siguientes a. En qu consiste un FF maestro esclavo? b. En qu aplicaciones puede actuar de forma directa un FF tipo T? c. Utilidad de los contadores en un sistema digital. Anexar las simulaciones de los FF D.

43