Laboratorio de circuitos lgicos II

Prof. Israel De La Parra Gonzlez

Prctica # 1: Flip-flops
Objetivo Comprobar el funcionamiento de un tipo de flip-flops y aplicar dichos dispositivos para resolver un problema prctico.

Fundamento terico El elemento de memoria ms importante es el flip-flop, el cual est formado por un conjunto de compuertas lgicas interconectadas con algunas seales retroalimentadas. El flip-flop es un dispositivo secuencial que normalmente muestrea sus entradas y cambia sus salidas solamente cuando detecta un flanco en la seal de reloj. Existen varias configuraciones de compuertas que se utilizan para producir varios tipos de flip-flops, entre los que destacan los flipflop tipo D. A continuacin se muestra una tabla de funcionamiento de uno de estos dispositivos. Rst 0 1 1 D X 0 1 En X 1 1 Clk X Q 0 0 1

1 X 0 X Q 1 X X 0 Q 1 X X 1 Q Figura 1. Funcionamiento de flip-flop D con reset asncrono y enable

Material y equipo Cantidad 1 1 Descripcin Tarjeta FPGA CPLD (cuatro interruptores, dos botones pulsadores y un LED) Computadora

Procedimiento I. Flip-flop D A. Describe con VHDL el Flip-flop D cuya tabla de funcionamiento se muestra en la figura 1. B. Comprueba tu descripcin mediante simulacin de comportamiento (Behavioral Simulation) o si es posible con simulacin de tiempos ( Timing Simulation ). II. Circuito de aplicacin. A. Empleando lgica combinatoria y slo dos flip-flops, disea un circuito que funcione como cerradura de combinacin secuencial de acuerdo al siguiente procedimiento: 1. Activar momentneamente un botn pulsador Reinicio (Cerrar) causar que la cerradura quede cerrada. 2. Poner en cuatro interruptores SW0, SW1, SW2 y SW3 el primer dgito de la combinacin precargada en BCD y pulsar momentneamente un botn Entrada causar que la cerradura siga cerrada. 3. Poner en los interruptores SW0, SW1, SW2, SW3 el segundo dgito de la combinacin precargada en BCD y pulsar momentneamente el botn Entrada producir la apertura de la cerradura. B. Describe tu circuito con VHDL y comprubalo mediante simulacin de comportamiento o de tiempos. C. Verifica tu descripcin en la tarjeta FPGA CPLD. Recomendaciones: a) Utiliza un circuito eliminador de rebotes para la seal Entrada. b) Usa los dos ltimos dgitos de tu ID como combinacin de la cerradura en cdigo BCD. UAA. Departamento de sistemas electrnicos Grupo de lgica programable: IPG, JEH, RJR, GLH, JAZM