Intel 8085 Repertorio de instrucciones

Tipo de instruccin
Lectura / escritura de perifrico

Instruccin
IN OUT LDA LHLD puerto puerto dir dir

Operacin realizada
(puerto) A A puerto M(dir) A M(dir) L M(dir + 1) H M(rp) A M(HL) r , M(SP+1) rpH M(SP) rpL SP+2 SP A M(dir) L M(dir) H M(dir + 1) A M(rp) r M(HL) dato M(HL) rpH M(SP-1) , rpL M(SP-2) SP-2 SP r2 r1 dato r dato rp HL PC HL SP HL DE L M(SP) H M(SP+1) A + M(HL) A A + r A A + CY + M(HL) A A + CY + r A A + dato A A + CY + dato A ABCD A A - M(HL) A A - r A A - CY - M(HL) A A - CY - r A A - dato A A - CY - dato A HL + rp HL M(HL) + 1 M(HL) r +1 r M(HL) - 1 M(HL) r - 1 r rp + 1 rp rp - 1 rp dir PC PCH M(SP-1) , PCL M(SP-2) SP-2 SP , dir PC M(SP) PCL , M(SP+1) PCH SP+2 SP PCH M(SP-1) , PCL M(SP-2) SP-2 SP , vector*8 PC A M(HL) A A r A A + M(HL) A A + r A A M(HL) A A r A A dato A A + dato A A dato A A - M(HL) A - r A - dato A A (CY) CY 1 CY Rot. IZQUIERDA sin CY (en el bucle) Rot. IZQUIERDA con CY (en el bucle) Rot. DERECHA sin CY (en el bucle) Rot. DERECHA con CY (en el bucle) Habilitacin de interrupciones Inhabilitacin de interrupciones Lectura de la mscara de interrup. Escritura de la mscara de interrup. No operar Parada del microprocesador

Reg. designado por r o rp

Indicadores afectados
NINGUNO NINGUNO salvo para POP PSW

Byte s
2 2 3 3 1 1 1 3 3

Lectura de memoria

LDAX rp MOV r, M POP rp STA SHLD dir dir rp M, r M, dato8 rp

BC, DE A, B, C, D, E, F, H, L PSW, BC, DE, HL

Escritura de memoria

STAX MOV MVI PUSH

BC, DE A, B, C, D, E, H, L PSW, BC, DE, HL A, B, C, D, E, H, L A, B, C, D, E, H, L BC, DE, HL, SP

NINGUNO

1 1 2 1 1 2 3 1 1 1 1 1 1 1 2 2 1 1 1 1 1 2 2 1 1 1 1 1 1 1 1 3 3 1 1

Transferencia de datos

MOV r1, r2 MVI r, dato8 LXI rp, dato16 PCHL SPHL XCHG XTHL ADD M ADD r ADC M ADC r ADI dato8 ACI dato8 DAA SUB M SUB r SBB M SBB r SUI dato8 SBI dato8 DAD rp INR M INR r DCR M DCR r INX rp DCX rp JMP/Jxx dir CALL/Cxx dir RET/Rxx RST vector ANA ANA ORA ORA XRA XRA ANI ORI XRI CMP CMP CPI CMA CMC STC RLC RAL RRC RAR EI DI RIM SIM NOP HLT M r M r M r dato8 dato8 dato8 M r dato8

NINGUNO

A, B, C, D, E, H, L A, B, C, D, E, H, L TODOS A, B, C, D, E, H, L A, B, C, D, E, H, L BC, DE, HL ,SP A, B, C, D, E, H, L A, B, C, D, E, H, L BC, DE, HL, SP BC, DE, HL, SP

Operaciones aritmticas

Incremento y decremento

CY Z, S, P, AC Z, S, P, AC Z, S, P, AC Z, S, P, AC ninguno ninguno

Salto

NINGUNO

A, B, C, D, E, H, L A, B, C, D, E, H, L A, B, C, D, E, H, L TODOS

Indicadores puestos a cero: CY CY, AC CY, AC CY, AC CY, AC

Funciones lgicas

A, B, C, D, E, H, L Ninguno CY CY

Instrucciones de rotacin

Instrucciones especiales

NINGUNO

1 1 1 1 1 1 2 2 2 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1

SOFTWARE del 8080A del 8085A de INTEL

INST. HEX INST. ACI CE CMP E ADC A 8F CMP H ADC B 88 CMP L ADC C 89 CMP M ADC D 8A CNC ADC E 8B CNZ ADC H 8C CP ADC L 8D CPE ADC M 8E CPI ADD A 87 CPO ADD B 80 CZ ADD C 81 DAA ADD D 82 DAD B ADD E 83 DAD D ADD H 84 DAD H ADD L 85 DAD SP ADD M 86 DCR A ADI C6 DCR B ANA A A7 DCR C ANA B A0 DCR D ANA C A1 DCR E ANA D A2 DCR H ANA E A3 DCR L ANA H A4 DCR M ANA L A5 DCX B ANA M A6 DCX D ANI E6 DCX H CALL CD DCX SP CC DC DI CM FC EI CMA 2F HLT CMC 3F IN CMP A BF INR A CMP B B8 INR B CMP C B9 INR C CMP D BA INR D

HEX BB BC BD BE D4 C4 F4 EC FE E4 CC 27 09 19 29 39 3D 05 0D 15 1D 25 2D 35 0B 1B 2B 3B F3 FB 76 DB 3C 04 0C 14

INST. HEX INST. HEX INST. INR E 1C MOV B,D 42 MOV H,M INR H 24 MOV B,E 43 MOV L,A INR L 2C MOV B,H 44 MOV L,B INR M 34 MOV B,L 45 MOV L,C INX B 03 MOV B,M 46 MOV L,D INX D 13 MOV C,A 4F MOV L,E INX H 23 MOV C,B 48 MOV L,H INX SP 33 MOV C,C 49 MOV L,L JC DA MOV C,D 4A MOV L,M JM FA MOV C,E 4B MOV M,A JMP C3 MOV C,H 4C MOV M,B JNC D2 MOV C,L 4D MOV M,C JNZ C2 MOV C,M 4E MOV M,D JP F2 MOV D,A 57 MOV M,E JPE EA MOV D,B 50 MOV M,H JPO E2 MOV D,C 51 MOV M,L JZ CA MOV D,D 52 MVI A LDA 3A MOV D,E 53 MVI B LDAX B 0A MOV D,H 54 MVI C LDAX D 1A MOV D,L 55 MVI D LHLD 2A MOV D,M 56 MVI E LXI B 01 MOV E,A 5F MVI H LXI D 11 MOV E,B 58 MVI L LXI H 21 MOV E,C 59 MVI M LXI SP 31 MOV E,D 5A NOP MOV A,A 7F MOV E,E 5B ORA A MOV A,B 78 MOV E,H 5C ORA B MOV A,C 79 MOV E,L 5D ORA C MOV A,D 7A MOV E,M 5E ORA D MOV A,E 7B MOV H,A 67 ORA E MOV A,H 7C MOV H,B 60 ORA H MOV A,L 7D MOV H,C 61 ORA L MOV A,M 7E MOV H,D 62 ORA M MOV B,A 47 MOV H,E 63 ORI MOV B,B 40 MOV H,H 64 OUT MOV B,C 41 MOV H,L 65 PCHL

HEX 66 6F 68 69 6A 6B 6C 6D 6E 77 70 71 72 73 74 75 3E 06 0E 16 1E 26 2E 36 00 B7 B0 B1 B2 B3 B4 B5 B6 F6 D3 E9

INST. POP B POP D POP H POP PSW PUSH B PUSH D PUSH H PUSH PSW RAL RAR RC RET RIM RLC RM RNC RNZ RP RPE RPO RRC RST 0 RST 1 RST 2 RST 3 RST 4 RST 5 RST 6 RST 7 RZ SBB A SBB B SBB C SBB D SBB E SBB H

HEX C1 D1 E1 F1 C5 D5 E5 F5 17 1F D8 C9 20 07 F8 D0 C0 F0 E8 E0 0F C7 CF D7 DF E7 EF F7 FF C8 9F 98 99 9A 9B 9C

INST. SBB L SBB M SBI SHLD SIM SPHL STA STAX B STAX D STC SUB A SUB B SUB C SUB D SUB E SUB H SUB L SUB M SUI XCHG XRA A XRA B XRA C XRA D XRA E XRA H XRA L XRA M XRI XTHL

HEX 9D 9E DE 22 30 F9 32 02 12 37 97 90 91 92 93 94 95 96 D6 EB AF A8 A9 AA AB AC AD AE EE E3

Parmetros para especificar registros y posiciones de memoria con direccionamiento indirecto con registros HL r, rs, rd A B C D E H L M(HL)
DDD SSS

Parmetros para especificar parejas de registros y SP (todos de 16 bits) rp BC DE HL SP RP 00 01 10 11

Parmetros que identifican las condiciones de bifurcacin

111 000 001 010 011 100 101 110

Nota: El cdigo 11 en las instrucciones PUSH y POP representa a PSW

NZ Z NC C PO PE P M

Condicin ( X X ) no cero ( Z = 0 ) cero ( Z = 1 ) no acarreo ( CY = 0 ) acarreo ( CY = 1 ) paridad impar ( P = 0 ) paridad par ( P = 1 ) positivo ( S = 0 ) negativo ( S = 1 )

CCC
000 001 010 011 100 101 110 111

Interrupciones
Nombre
TRAP RST7.5

Prior.
1

Tipo
No enmascarable (siempre se atiende)
Se puede habilitar o inhabilitar en grupo Se puede habilitar o inhabilitar en grupo mediante EI, DI (actan sobre el flip flop INTE)

Dir. De RSI asociada

Prefijada (24H) Prefijada (3CH) Prefijada (34H) Prefijada (2CH)
Vectorizada (la CPU busca en el bus de datos el cdigo de RST n o CALL dir)

Activacin
Flanco de subida y mantener alto hasta muestreo Flanco de subida (dentro lleva un flip flop)

Enmascarable Con SIM Con SIM

RST6.5

Enmascarable

Nivel alto hasta muestreo

RST5.5

Enmascarable

Nivel alto hasta muestreo

INTR

Enmascarable

Nivel alto hasta muestreo

SIM / RIM
SIM
SOD SOE
Salida serie 1Habilita la salida serie 1Resetea el biestable de RST 7.5 Mask Set Enable 1 Habilita las mscaras

R 7.5 MSE M 7.5 M 6.5 M 5.5

0Desenmascarada 1Enmascarada

RIM
SID
Entrada serie

I 7.5

I 6.5

I 5.5

IE

M 7.5 M 6.5 M 5.5

Estado de las mscaras
0Desenmascarada 1Enmascarada

1 Interrupcin pendiente

Estado de INTE

ALECOP
Conector del bus de expansin
PATA 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 SIGNIFICADO D7 D6 D5 D4 D3 D2 D1 D0 GND GND NO CONECT. NO CONECT. GND GND A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 PATA 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 SIGNIFICADO A4 A3 A2 A1 A0 WR RD GND GND NO CONECT. NO CONECT. NO CONECT. NO CONECT. GND GND CLOCK RST OUT ALE IO/M S1 S0 INTR INTA RST 6.5 READY