Arquitectura de las computadoras

Clasificacin de
las
computadoras

Arquitectura de las
computadoras

Por qu
existen
arquitectura
s tan
diferentes?
Cul es
mejor?

Clasificacin segn la aplicacin

Diseo de alto
rendimiento

Diseo de bajo
costo

SERVERS [cmputo
masivo, grficos]

EMBEDDED SYSTEMS
[consolas, switches]
Minimizacin de
memoria y potencia.

Diseo
costo/rendimie
nto
DESKTOP
Marketing vs.
rendimiento,
informacin
incompleta o vaga,
medidas
inapropiadas,
recurrir a la
popularidad

Clasificacin a nivel lenguaje de mquina

Almacenamien
to de
operandos

Acceso a la
memoria

Repertorio de
instrucciones

Procesamient
o de
instrucciones

Almacenamiento de operandos

TAXONOMIA DE PATTERSSON

PILA, Acumulador , Registro Memoria ,

Registro -Registro, Memoria Memoria

Arquitectura memoriaregistros
La memoria es un
operando ms de la
ALU:
cualquier
instruccin con
cualquier
direccionamiento

Arquitectura carga
almacenamiento (rics)

La memoria no es un
operando
de la ALU: slo las
instruccin
de mover dato a
registro
trabajan con la memoria
Registros
Memoria

Clasificacin de acuerdo al
acceso a memoria

ARQUITECTUR
A HARDVARD

ARQUITECTURA
PRINCENTON ( VON
NEWMAN)

Acceso simultaneo a
las memorias de
programa y datos

AR
QUI
TE
CT
UR
A
TIP
O
HA
RV

El hardware destinado
a procesar datos y
ejecutar instrucciones
reside en distintas
partes de la CPU.
Presenta menor
tiempo de ejecucin
que la Von -Neumann

Principales ventajas de esta arquitectura son:

a) el tamao de las instrucciones no esta
relacionado con el de los datos, y por lo
tanto puede ser optimizado para que
cualquier instruccin ocupe una sola
posicin de memoria de programa, logrando
as mayor velocidad y menor longitud de
programa,

b) el tiempo de acceso a las instrucciones

puede superponerse con el de los datos,
logrando una mayor velocidad de operacin.

Arquitectura Von -Neuman

Instrucciones y datos almacenados en
memorias (RAM o ROM), a las que
accede la Unidad Central de Procesos
(CPU) a travs de un nico bus de
direcciones y datos.

El secuenciamiento de instrucciones,
esta determinado por el orden en que
han sido almacenadas en memoria

No permite accesos a memoria

mltiples.

AR
QUI
TE
CT
UR
A
TIP
O
VO
N

Las principales
limitaciones de
esta arquitectura
tradicional son :
a) La longitud de las instrucciones esta limitada por
la unidad de longitud de los datos, por lo tanto el
microprocesador debe hacer varios accesos a
memoria para buscar instrucciones complejas.

B) La velocidad de operacin (o ancho de banda de

operacin) esta limitada por el efecto de cuello de botella que
significa un bus nico para datos e instrucciones que
impide superponer ambos tiempos de acceso.

Clasificacin de acuerdo al
repertorio de instrucciones

ARQUITECTU
RA CICS

ARQUITECTURA
RISC

Caracteristica /
Arquitectura

CICS

RISC

Tamao del set de

instrucciones y
formato de las
instrucciones

Gran conjunto de
instrucciones con varios
formatos y tamaos
16 64 bits por instruccin

Pequeo conjunto
de instrucciones
con formato fijo de
32 bits

Modos de
direccionamiento

12 24

Limitado a 3 5

Registros de propsito
general y modelos de
cache

8 24 GPRs
Cache unificada de
instrucciones y datos

32 192 GPRs
Cache individuales
para instrucciones
y datos

1992 :
Velocidad de reloj y CPI 33 50 MHz con CPI entre
2 y 15

1993
50 150 MHz con
CPI < 1,5

Control de CPU

Control por hw

Micro-programado usando
ROM, actualmente por HW

Clasificacin de acuerdo
procesamiento de instrucciones

Arquitectura
s vectoriales

Arquitectu
ra
secuencial

Arquitectur
a
segmentad
a

MA
QUI
NA
S
SE
CU
EN
CIA
LES

Elementos
Funcionales:

Haga clic en el icono

para agregar una
imagen

Memoria
principal
Unidad
aritmtica y
banco de
registros
Unidad de
control (UC)
Unidad de
entrada/salida

Arquitectura del CPU (ISA)

M
A
Q
UI
N
A
S
E
C
U
E
N
CI
A

Detalles de la estructura

MBR: Memory Buffer Register

R
e
Contiene una palabra que debe ser almacenada en la memoria, o es usado para
recibir una palabra procedente de la memoria.
gi
st
MAR:Memory Adress Register
ro
s
Especifica la direccin en memoria de la palabra que va a ser escrita o leda en
u MBR.
ni IR: Instruction Register
d
a Contiene los 8 bits del cdigo de operacin de la instruccin que se va a
d ejecutar.
d IBR: Instruction Buffer Register
e
Empleado para almacenar temporalmente la instruccin contenida en la
co parte derecha de una palabra en memoria.
nt
ro PC:Program Counter
l
Contiene la direccin de la prxima pareja de instrucciones que
van a ser captadas de la memoria.

Reg
istr
os
de
la
uni
dad
arit
mt
ica
y
lgi
ca

AC Accumulator y MQ Multiplier Quotient

Se emplean para almacenar operandos y
resultados de operaciones de la ALU
temporalmente.

Por ejemplo, el resultado de multiplicar dos

nmeros de 40 bits es un nmero de 80 bits;
los 40 bits ms significativos se almacenan
en AC y los menos significativos se
almacenan en MQ.

EST
RC
UT
UR
A
DE
LA
SE
RIE
IBM
S/3
60

Detalles de estructura

MA
QUI
NA
S
SE
GM
ENT
AD
AS

Diseo del cpu

Detalles de
estructura

M
A
Q
UI
N
AS
SU
PE
RE
SC
AL
AR
ES

Diseo del CPU

Q
UI
N
A
S
V
E
C
T
O
RI
A

Diseo del cpu

Desde el punto de vista
arquitectnico son
procesadores
segmentados con
instrucciones
mquina vectoriales.
Pero para conseguir el
rendimiento mximo de
estas arquitecturas hay
que alimentar a las
unidades funcionales
segmentadas con
nuevos datos en cada
ciclo de reloj, lo que
requiere un gran ancho
de banda con la
memoria principal.

Detalles de
estructura

Multiprocesadores de
memoria compartida

Multiprocesadores con
memoria distribuida

EL
CP
U
EN
LAS
MA
QUI
NA
S
AC
TU
ALE
S

INTEL PENTIUM IV