Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Circuitos Digitales II
Circuitos Digitales II
C
Arquitectura de Sistemas Computacionales
Semi-sumador
Y
0
1
0
1
C
0
0
0
1
S
0
1
1
0
Pgina 1
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Para la Suma
Para el Carrie (Acarreo)
S = xy + xy = x y
C = xy
Sumador-completo
Pgina 2
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Salidas
C S
0
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
Mapa de Karnaugh:
Pgina 3
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Circuito Lgico
S =xyz
C = xy + ( x y ) z
Note que el circuito sumador - completo consta de dos semi sumadores y una compuerta OR. A dems se ha agregado un generador de
entradas aleatorio ms display de ruteo.
Este circuito se puede representar por un circuito integrado de la
siguiente manera. Cabe hacer notar que dentro de este circuito estar el
subcircuito diseado anteriormente.
Pgina 4
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.2.3
Comparadores
0
0
1
1
0
1
0
1
SALIDA
(1 = Iguales, 0 = distintos)
1
0
0
1
Ntese que la
tabla de verdad utilizada en el comparador, es
semejante a la tabla OR - Exclusivo, solo que las salidas estn negadas, por
lo tanto ste comparador tambin puede ser implementado con compuertas
OR - exclusivo. A continuacin se presenta un comparador de 4 bit
utilizando compuertas OR - exclusivo.
Pgina 5
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.2.4
Decodificadores
Pgina 6
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de Verdad :
X
0
0
1
1
Y
0
1
0
1
D0
1
0
0
0
D1
0
1
0
0
D2
0
0
1
0
D3
0
0
0
1
Pgina 7
D.I.I.C.C
Arquitectura de Sistemas Computacionales
del
circuito
lgico
de
un
Pgina 8
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.2.5
Demultiplexores
Pgina 9
D.I.I.C.C
Arquitectura de Sistemas Computacionales
habilitacin) tiene una ruta a todas las ocho salida, pero la informacin de
entrada es dirigida a solamente una de las lneas de salida como se
especifica por la combinacin binaria de las tres lneas de seleccin. Por
ejemplo, si las lneas de seleccin xyz = 000, la salida D0 ser la misma
como la informacin de entrada en la lnea de habilitacin mientras que las
otras salidas se mantendrn en 0. Debido a la simililitud de los
Decodificadores y Demultiplexores, a estos circuitos se les conoce con el
nombre de Decodificadores / Demultiplexores.
7.2.6
Multiplexores
Pgina 10
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 11
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 12
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de verdad
POSICIN
I C D
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
ALARMA
ESTADO
0
1
0
0
1
0
0
0
Pgina 13
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Bomberos
Polica
Polica - Bomberos - Rescate
Pgina 14
D.I.I.C.C
Arquitectura de Sistemas Computacionales
ALARMA
L C D
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
P
0
0
0
0
1
1
0
1
LLAMADA
B R
0
0
0
1
1
0
1
0
0
0
0
0
1
0
1
1
siguiente
frmula:
2).-
3).-
Pgina 15
D.I.I.C.C
Arquitectura de Sistemas Computacionales
El siguiente ejemplo
simula un tablero de auto que posee los
siguientes indicadores: una letra L para indicar luz, una letra A para
indicar Aceite y finalmente una letra G para indicar gasolina. Estas letras
se activarn en un display atendiendo de las siguientes condiciones:
Puertas abiertas
Aumento de temperatura
Disminucin
gasolina
Aumento de consumo
agua
Disminucin de nivel
aceite
Corto circuito
nivel
de
de
de
Pgina 16
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Condicin
Variables
x y z
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
---------Puertas abiertas
Ampolletas malas
Corto circuito
temperatura
Consumo de agua
Nivel de aceite
Nivel de gasolina
g
0
0
0
0
1
1
1
1
f
0
1
1
1
1
1
1
1
Display
e d c b
0 0 0 0
1 1 0 0
1 1 0 0
1 1 0 0
1 0 1 1
1 0 1 1
1 0 1 1
1 1 1 0
a
0
0
0
0
1
1
1
1
Mapa de karnaugh
Ecuaciones obtenidas para G, F ,E:
g= X
f = XZ + ( X Y ) + XY
e = XZ + ( X Y ) + XY
c= X
b = X (Z + Y )
a=X
Pgina 17
D.I.I.C.C
Arquitectura de Sistemas Computacionales
sigue:
a,c,g=x; d= X ( Z + Y ) + YZ ; f,e= XZ + ( X Y ) + XY ; b= X ( Z + Y )
A partir de estas ecuaciones se obtiene el siguiente circuito:
Circuito Digital
En el siguiente circuito se muestra como ejemplo la condicin (100) que
significa segn la tabla de verdad a la condicin, Aumento de temperatura,
por lo tanto, el tablero del auto est marcando la letra A correspondiente a
la seal de Aceite.
Pgina 18
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.5
DEFINICIONES:
Un circuito se dice combinacional cuando su salida depende de las
entradas en el restante considerado no importando el valor que haya
tomado anteriormente.
En general es posible realizar una funcin Booleana mediante
combinacin de las diferentes compuertas existentes.
En cambio, un circuito secuencial no slo depende de las entradas en
el instante considerado sino que adems, de la evolucin anterior de ste.
Para este caso se utilizan los Flip -Flop.
Hay dos tipos de circuitos secuenciales y su clasificacin depende de
las seales de tiempo. Un circuito secuencial sincrnico emplea elementos
de almacenamiento denominados flip-flops que se permiten que cambien
sus valores binarios solamente en instantes discretos de tiempo. Un circuito
secuencial asincrnico es un sistema cuyas salidas dependen del orden en el
cual sus variables de entrada cambian y puede afectarse en cualquier
instante de tiempo. Los sistemas asincrnicos del tipo compuerta son
bsicamente circuitos de combinacin con rutas de realimentacin. Debido a
la realimentacin entre las compuertas lgicas el sistema puede, algunas
veces, volverse inestable. Los problemas de inestabilidad encontrados en
sistemas asincrnicos imponen muchas dificultades y por esta razn, rara
vez son utilizados en el diseo de sistemas de computadores digitales.
Los sistemas de lgica secuencial sincrnica utilizan compuertas
lgica y dispositivos de almacenamiento con flip-flops. La sincronizacin se
logra por un dispositivo de tiempo denominado un generador de pulsos de
reloj. Los pulsos de reloj de generador son distribuidos a travs del sistema
de tal manera que los flip-flops son afectados solamente con la llegada del
pulso de sincronizacin. Los circuitos secuenciales sincrnicos de reloj no
manifiestan problemas de inestabilidad y su sincronizacin de tiempo se
puede desdoblar fcilmente en pasos independientes discretos, cada uno de
los cuales puede considerarse separadamente. Los circuitos secuenciales
discutidos en este libro son exclusivamente del tipo sincrnico con reloj.
Un flip-flops es una celda binaria capaz de almacenar un bit de
informacin. Tiene dos salidas, una para el valor normal y otra para el valor
complementado del bit almacenado en l. Un flip-flops mantiene un estado
binario hasta que sea dirigido por un flops est en el nmero de entradas
que posan y en la manera en la cual las entradas afectan el estado binario.
Los tipos ms comunes de flip-flops se discuten a continuacin.
Pgina 19
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.5.1
Pgina 20
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.5.2
Flip-flop RS
Pgina 21
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de Verdad
S
0
0
1
1
R
0
1
0
1
Q( t+1 )
Q( t )
0
1
?
COMENTARIO
No Cambias
Aclarar
Set
No Permitido
7.5.3
El flip-flop D
El flip-flop D (dato) es una modificacin ligera del flip-flop RS. Un flipflop RS se convierte a un flip-flop D insertando un inversor entre S y R y
asignndole el smbolo D a la entrada S. La entrada D es muestreada
durante la ocurrencia de un pulso de reloj y si este es 1, el flip-flop alcanza
el estado 1 (debido a que S=1 y R=0). Si l es 0, el pulso cambia el estado
del flip-flop a 0 (debido a que S=0 y R=1). El smbolo grfico y la tabla
caracterstica del flip-flop D se muestran en la siguiente Figura. Note que no
existe condicin de entrada que deje el estado del flip-flop sin cambiar.
Aunque un flip-flop D tiene la ventaja de tener solamente una entrada
(excluyendo CP), tiene la desventaja de que su tabla caracterstica no tiene
una condicin de no cambio Q(t+1)=Q(t). El no cambio puede lograrse
bien rehabilitando los pulsos de reloj con una compuerta externa AND o
alimentando la entrada de nuevo hacia la salida de tal manera que los
pulsos del reloj mantengan el estado del flip-flop sin modificar.
Flip-flop D
Pgina 22
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de Verdad
D
0
1
7.5.4
Q ( t+1 )
0
1
COMENTARIO
Aclarar
Set
El flip - flop Jk y T
Flip-flop JK
Tabla de Verdad
J
0
0
1
1
K
0
1
0
1
Q ( t+1 )
Q( t+1 )
0
1
Q ( t )
COMENTARIO
No Cambia
Aclarar
Set
Complemento
Flip-flop T
Pgina 23
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de Verdad
T
0
1
Q ( t+1 )
Q(t)
Q ( t )
COMENTARIO
No Cambia
Complemento
Otro tipo de flip-flop que se encuentra en los libros de texto es el flipflop T (toggle). Este flip-flop, mostrado en la Figura, se obtiene de un tipo
JK cuando las entradas J y K se amarran juntas. El flip-flop T, por
consiguiente, tiene solamente dos condiciones. Cuando T=0 (J=K=0) un
pulso de reloj no cambia el estado de flip-flop. Cuando T=1 (J=K=1) un
pulso de reloj complementa el estado del flip-flop.
Tabla de Excitacin
Las tablas caractersticas de flip-flops especifican el estado cuando las
entradas y el estado presente se conocen. Durante el proceso de diseo
conocemos normalmente la transicin requerida del estado presente al
estado siguiente y deseamos encontrar las condiciones de entrada del flipflop que harn la transicin requerida. Por esta razn necesitamos una tabla
que liste las combinaciones de entrada requerida para un cambio dado de
estado. Una tabla como esta se denomina una tabla de excitacin del flipflop.
La Tabla Resumen, lista las tablas de excitacin para los cuatro tipos
de flip-flops. Cada una de las tablas consta de dos columnas, Q(t) y Q(t+1),
y una columna para cada una de las entradas para mostrar como se logra la
transicin requerida. Hay cuatro transiciones posibles de un estado presente
Q(t) a un estado siguiente Q(t+1). Las condiciones de entrada requeridas
para cada una de estas transiciones se derivan de la informacin disponible
en las tablas caractersticas. El smbolo X en las tablas representa
condiciones que no importan; esto es, no importa si la entrada del flip-flop
es 0 1.
Tablas de excitacin para los cuatro tipos de flip-flops
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
S
0
1
0
X
R
X
0
1
0
Q(t)
0
0
1
1
(a) Flip-Flop RS
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
Q(t+1)
0
1
0
1
J
0
1
X
X
K
X
X
1
0
(b) Flip-Flop JK
D
0
1
0
1
(c ) Flip-flop D
Capitulo 7.- Diseo de Circuitos Lgicos
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
T
0
1
1
0
(d) Flip-Flop T
Pgina 24
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.6.1
Pgina 25
D.I.I.C.C
Arquitectura de Sistemas Computacionales
A= 1210
B = 6 10
= 11002
= 01102
Calculemos el Complemento A1 de B
A1 de B = 1001
Efectuemos la suma A+ A1 de B, y finalmente el Complemento A2
producido por el acarreo.
en binario).
Pgina 26
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 27
D.I.I.C.C
Arquitectura de Sistemas Computacionales
6*2 = 12:
Multiplicacin:
Sea el nmero decimal 6 igual 0110 binario, ste nmero se ha
representado en un arreglo de 8 bit, los 4 bit segmentados llenos de ceros,
servirn para efectuar el desplazamiento. Como se trata de una
multiplicacin el desplazamiento se realizar en un bit a la izquierda a partir
del dgito ms significativo (1). La siguiente figura el desplazamiento a la
izquierda.
Divisin
En forma anloga al ejemplo anterior, se representa el nmero a
dividir (4 2) en un arreglo, pero con la diferencia que las posiciones de
los bit segmentados aparecen a la izquierda, puesto que se realizar un
desplazamiento a la derecha:.
Pgina 28
D.I.I.C.C
Arquitectura de Sistemas Computacionales
7.6.3
Pgina 29
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Diagrama Lgico
Pgina 30
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 31
D.I.I.C.C
Arquitectura de Sistemas Computacionales
salida. Las celdas binarias no seleccionadas producen 0's en las entradas del
OR y no tienen efecto en las salidas. Con el control leer/escribir en 0, la
informacin disponible en las lneas de entrada se transfiere a los flip-flop
de la palabra seleccionada. Las celdas binarias no seleccionadas en las otras
palabras son deshabilitadas por la lnea de seleccin de tal manera que los
valores previos permanecen inmodificados. As, con la habilitacin de la
memoria en 1, el control leer/escribir inicia las operaciones leer y escribir
para la unidad de memoria. Una operacin de inhibicin se obtiene
manteniendo la habilitacin de memoria en 0. Esta condicin deja los
contenidos de todas las palabras en la memoria como eran, independiente
del valor del control leer/escribir.
7.6.4
Pgina 32
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 33
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Tabla de Verdad:
X
0
0
1
1
Direccin
Y
0
1
0
1
A1
0
0
1
1
Salidas
A2
A3
1
0
0
1
0
1
1
0
Pgina 34
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 35
D.I.I.C.C
Arquitectura de Sistemas Computacionales
Pgina 36