Arquitecturas Conmutacion

SC: Arquitecturas de conmutacin
Transp. 1
CONMUTACIN DE CIRCUITOS
Componentes de una central
Red de conexin: Hardware utilizado para establecer los circuitos fsicos entre las lneas correspondientes de entrada a la central.
Evolucin histrica de los puntos de cruce:
manual
electromecnica (rotatorio, coordenadas)

electrnica
ptica (optomecnicos, electropticos, pticos puros)

Parte de control: Intercambia informacin de sealizacin con los usuarios y con el resto de centrales, estableciendo, monitorizando y terminando las llamadas, as como realizando otras labores tales como la tarificacin.
Tipos de llamadas
Podemos distinguir dos tipos de llamadas, que requerirn distintas caractersticas de las matrices de conmutacin:
Locales: Entre abonados que pertenecen a la misma central. Hay una
nica lnea posible con la que establecer la llamada. Todos deben ser
accesibles por todos.
De trnsito: Si la central tiene que establecer conexin con otra central
intermedia, habr un conjunto de lneas donde escoger para el establecimiento de la llamada. No es necesario que cada lnea de salida sea
accesible por cada lnea de entrada.

Transp. 2
La matriz de conmutacin
Nx = Nmero de puntos de cruce.

Conmutacin de llamadas en trnsito de N lneas con M:
Nx = N M
N lneas
M lneas
Conmutacin de llamadas locales de N lneas con ellas mismas:

matrix simtrica:
i
N lneas
j
j
N lneas
puntos de cruce monodireccionales: Nx = N2 N

matriz plegada:
i
N lneas
j
puntos de cruce bidireccionales: Nx =
N2 N
2

Transp. 3
Red de conexin de 1 etapa

Una red de conexin de una etapa est compuesta nicamente por una
matriz de conmutacin.
Un punto de cruce es de uso exclusivo para la interconexin de un par
determinado de lneas.
Los puntos de cruce estarn muy poco utilizados, especialmente en conmutacin de llamadas locales, dada la poca utilizacin de las lneas por parte
de los usuarios.
Soluciones a la infrautilizacin
Matrices con gradacin.
Comparticin de puntos de cruce entre distintos pares de lneas conectadas a la central: redes multietapa.
Comparticin de puntos de cruce en el tiempo: conmutacin temporal.
Matrices con gradacin

Una red de conexin de 1 etapa puede permitir bloqueo interno (imposibilidad de realizar la conexin a pesar de que exista lnea de salida desocupada)
con el fin de ahorrar puntos de cruce.
1
N lneas
2
3
4
10
20
30
40
50
60
70
80
M lneas
Una llamada entrante por la lnea 1 podr cursarse por cualquiera de las
lneas 50, 60, 70 80: no hay bloqueo interno en llamadas i j0 .
Una llamada entrante por la lnea 10 podr cursarse slo por las lneas 3
4: hay bloqueo interno en llamadas i0 j.

Transp. 4
Redes de conexin multietapa

La idea es compartir los puntos de cruce de las matrices de
las etapas intermedias, pudiendo seleccionarse cualquiera de las
lneas de salida de la matriz de la primera etapa.
Matriz de 3 etapas
N: n.o de entradas (salidas).

N
o
n : n. de matrices de las etapas inicial y final.
k: n.o de matrices de la etapa intermedia.
Puntos de cruce:
2
2
N
N
N
= 2Nk + k
Nx = 2 kn + k
n
n
n

Transp. 5
Redes de Clos
Es una red multietapa sin bloqueo interno.
Condicin de no bloqueo de una red de 3 etapas:

k = 2(n 1) + 1 = 2n 1
Nmero de puntos de cruce de una red de Clos de 3 etapas:

2
N
Nx = 2N(2n 1) + (2n 1)
n

Transp. 6
El nmero de lneas por matriz de las etapas inicial y final podr ser elegido
para minimizar el nmero de puntos de cruce:
2
N
Nx = 2N(2n 1) + (2n 1)
n
N2 N2
= 2N(2n 1) + 2 2
n
n
N2
N2
dNx
= 4N 2 2 + 2 3 = 0
dn
n
n
3
2
2
4Nn 2N n + 2N = 0
2n3 Nn + N = 0
2n3 Nn + N 2n3 Nn = 0
N
r
N
2n2 N = 0 n '
2
El nmero de puntos de cruce mnimo de una red de Clos de 3 etapas ser:

Nxmn ' Nx |n= N = 4N

2N 1
2
N Nxmn (3 etapas) Nx = N2 (1 etapa)

128
7.680
16.256
512
63.488
261.632
2.048
516.096
40 2 106
8.192
40 2 106
67 106
32.768
33 106
1 109
131.072
268 106
17 109
La red de conexin de Clos de 3 etapas se puede extender a una red de
conexin de 5 etapas sustituyendo las matrices de la etapa intermedia por
sendas redes de Clos de 3 etapas, y as sucesivamente.

Transp. 7
Bloqueo interno: Mtodo de Lee

1
p0
p
p0
p0
2
p0
..
.
p0
p0
k
Hiptesis:
Independencia de ocupacin de las lneas de entrada entre s.
Independencia de ocupacin de los enlaces en serie.
Probabilidad de ocupacin de los enlaces entre etapas:
p
pn = p0 k p0 =
con =
k
n
el coeficiente de expansin:
> 1 expansin (centrales de trnsito).

< 1 concentracin (centrales locales).
Probabilidad de bloqueo interno:
q0 = 1 p 0
"
2#k

k
p
2
Bi = 1 q 0
= 1 1

Transp. 8
Red de 3 etapas con Bi ' 002 % y p = 001:

N
n k
128
8 5
512 16 7
2.048 32 10
8.192 64 15
32.768 128 24
131.072 256 41
Nx Nx Clos
00 625
2.560
7.680
00 438
14.336 63.488
00 313
81.920 516.096
00 234 491.520 402 106
00 188 30 1 106 33 106
00 160 2105 106 268 106
Red de 3 etapas con Bi ' 002 % y p = 007:

n
k
N
128
8 14
512 16 22
2.048 32 37
8.192 64 64
32.768 128 116
131.072 256 215
Nx Nx Clos
1075
7.168
7.680
1038
45.056 63.488
1016 303.104 516.096
1 20 1 106 40 2 106
0091 150 2 106 33 106
0084 113 106 268 106
Comportamiento:
Sobreestima la probabilidad de bloqueo interno de las configuraciones con expansin, > 1. Es ms, con k = 2 n 1
da como resultado un Bi > 0.
Subestima la probabilidad de bloqueo interno de las configuraciones con concentracin, < 1.

Transp. 9
Redes multietapa con nmero par de etapas

Caso particular con 2 etapas:
l
..
.
n
1
..
.
N
n
l
l
n
..
.
..
.
n
l
N
n
Condicin de no bloqueo: l = n
N N
Nx = 2 n n = 2N2 > N2
n n
En general no merecen la pena redes multietapa sin bloqueo
con nmero de etapas par.
Redes reconfigurables
La reorganizacin de llamadas en curso puede permitir obtener
configuraciones ms sencillas, con menos puntos de cruce, que las
redes de Clos sin bloqueo interno.
Condiciones de Benes:
Ha de haber al menos N (n.o de lneas de entrada y de salida)
enlaces entre par de etapas.
Ha de haber suficientes enlaces para permitir establecerse n
(n.o de lneas por matriz de entrada y de salida) comunicaciones simultneas entre una matriz de la etapa inicial con una
matriz de la etapa final.

Transp. 10
Ejemplo: Una red de conexin de 3 etapas reconfigurable necesita k = n matrices en la etapa intermedia.
BLOQUEO INTERNO
I
A
II
B
III
C
IV
Hay b = 4 matrices extremas y k = 3 matrices en la etapa intermedia.

El nmero de entradas a cada matriz extrema es n = 3 = k.

Transp. 11
No hay camino
II
III
IV
Para el ejemplo de la figura no se puede establecer una segunda

comunicacin entre las matrices II y 1.
En general cambiando 2(b 1) enlaces en b 1 pasos se consigue dejar un camino vaco.
A
1
C
2
II
III
IV
II
III
IV

Transp. 12
Control de la matriz de conmutacin

Control asociado a la salida:
N lneas
M lneas
El control para cada una de las salidas ha de seleccionar 1 de

entre N posibles entradas, por lo tanto se necesitarn M log2 N
bits para gobernar la matriz.
Control asociado a la entrada:
N lneas
M lneas
El control para cada una de las entradas ha de seleccionar 1

de entre M posibles salidas, por lo tanto se necesitarn N log 2 M
bits para gobernar la matriz.

Transp. 13
Complejidad de implementacin
Como referencia, se aproxima la complejidad de implementacin de un punto de cruce con el de una memoria de B bits,
dependiendo esta relacin de la tecnologa empleada.
As, la complejidad de implementacin de una matriz de conmutacin se calcula como :
C = Nx +
memoria de control
B
Control asociado a la salida:

C = Nx +
M log2 N
B
Control asociado a la entrada:

C = Nx +
N log2 M
B
La complejidad de una red de conexin multietapa se hallar

sumando las de sus matrices de conmutacin.

Transp. 14
Conmutacin temporal
La idea subyacente en la conmutacin temporal es la comparticin de los
puntos de cruce por varias comunicaciones simultneas.
Un conmutador temporal cambia la ubicacin temporal de los canales dentro de una trama, con el fin de facilitar la bsqueda de camino en la parte
de conmutacin espacial.
Ts
Para una seal vocal est muestreada a 8 KHz, tendremos una trama con
un determinado nmero de canales c cada:
1
T=
= 125 s
8000
Arquitectura de un conmutador temporal:
Escritura secuencial/lectura aleatoria:
(6)
(2)
contador
Escritura aleatoria/lectura secuencial:
(5)
(2)
contador

Transp. 15
Red de conexin STS

Los puntos de cruce de las etapas espaciales se comparten en el tiempo,
mediante la rotacin de c configuraciones distintas de las matrices de conmutacin cada 125 s.
c
..
.
1
Nk
..
.
..
.
T
..
.
kN
..
.
N
Complejidad:
control asociado a la salida en la matriz de la primera etapa,
control asociado a la entrada en la matriz de la tercera etapa,
entonces:
2c (k log2 N) + kc8 + kc log2 c

B
C = 2kN +
Equivalente espacial:
1
..
.
N
Nk .
..
1
T
T
1
..
.
.. k N
.
1
1
.. k N
.
..
.
N
..
.
..
.
..
.
T
..
.
N k ..
.
..
.
..
Nk .
c
1
..
. kN
c
..
.
N
El bloqueo interno es el mismo que en una red espacial de tres etapas

con Nc canales en las etapas inicial y final divididos en grupos de N, con
coeficiente de expansin = Nk .

Transp. 16
Red de conexin TST

Los puntos de cruce de la etapa espacial se comparten en el tiempo, mediante la rotacin de l configuraciones distintas de las matrices de conmutacin cada 125 s.
l
T
T
l
T
NN
..
.
T
..
.
T
Complejidad:
escritura secuencial / lectura aleatoria en la etapa de entrada,
escritura aleatoria / lectura secuencial en la etapa de salida,
entonces:
C = N2 +
l (N log2 N) + 2N (c8 + l log2 c)

B
Equivalente espacial:
1
1
..
.
..
.
1
NN
..
.
NN
1
..
.
..
.
..
.
..
.
..
.
c
..
.
..
.
NN
1
..
.
c
..
.
..
.
T
N
1
..
.
T
N
..
.
c
El bloqueo interno es el mismo que en una red espacial de tres etapas

con N grupos de c canales en ambas etapas inicial y final, con coeficiente de
expansin temporal = l/c.

Transp. 17
CONMUTADORES ATM
Componentes de un conmutador ATM:
Puertos de entrada: Realizan el procesado de las celdas de
entrada, determinando el puerto de salida y aadiendo una
cabecera para encaminar hacia l.
Red de conexin: Transporta las celdas desde la entrada a la
salida.
Puertos de salida: Eliminan la cabecera y encolan las celdas
para su transmisin.
Puertos de entrada
Puertos de salida
RED DE
CONEXION
Los conmutadores ATM generalmente son sncronos en el sentido de que, durante un ciclo, se toma una celda de cada lnea
de entrada (si hay una), se pasa a la estructura de conmutacin
interna y finalmente se transmite por la lnea de salida adecuada.
El hecho de que las celdas ATM sean de longitud fija y cortas hace posible construir conmutadores capaces de conmutar a
velocidades muy elevadas.

Transp. 18
Red de Batcher - Banyan

El nmero de puntos de cruce en un conmutador ATM, en principio, es
proporcional al cuadrado del nmero de lneas.
Los conmutadores Batcher-Banyan tratan de disminuir la complejidad.
En la siguiente figura se muestra la estructura de un conmutador Banyan
con 8 lneas de entrada y 8 de salida.
110
6
0
3
1
001
En un conmutador Banyan slo existe una trayectoria desde cada lnea de

entrada a cada lnea de salida. El encaminamiento se hace buscando la lnea
de salida para cada celda, asignndole el nmero binario correspondiente,
colocndolo al principio de la celda y usndolo para encaminar a travs del
conmutador.
Cada elemento del conmutador Banyan tiene dos entradas y dos salidas.
Cuando una celda llega a un elemento de conmutacin se inspecciona un bit
del nmero de lnea de salida y en base a l la celda se encamina ya sea al
puerto 0 (el superior) o al 1 (el inferior).
Cuando en un conmutador Banyan dos celdas deben salir de un elemento
de conmutacin por el mismo puerto y al mismo tiempo ocurre una colisin.
Dependiendo del orden de las celdas a la entrada, pueden colisionar o no al
atravesar el conmutador. Si las celdas a conmutar son entregadas en orden
ascendente no se producen colisiones.
Aprovechando esta propiedad de los conmutadores Banyan, la idea en la
que se basa el conmutador Batcher - Banyan es poner otro conmutador antes
del conmutador Banyan, para intercambiar las celdas a una configuracin
que el conmutador Banyan pueda manejar sin prdidas.

Transp. 19
Los conmutadores Batcher ordenan por puerto de salida las celdas presentes a su entrada.
Se componen de elementos de conmutacin de 2 entradas y 2 salidas. Cuando un elemento de conmutacin recibe dos celdas compara sus direcciones de
salida numricamente y encamina la ms alta por el puerto al que apunta la
flecha. Si hay nicamente una celda, va al puerto opuesto al que apunta la
flecha.
En la figura se representa un conmutador Batcher - Banyan para 8 lneas.
Conmutador Batcher
Conmutador Banyan
Red de reacomodo
Cuando hay k celdas presentes a la entrada, el conmutador Batcher las

ordena numricamente en las k primeras lneas de salida.
5
6
001
001
001
100
6
5
6
6
4
1
6
101
101
110
100
101
100
110
110

Transp. 20
ROUTERS
ENTRAMADO
Puertos de entrada
DE
Puertos de salida
CONMUTACION
Procesador
de rutado
En la figura se muestra la arquitectura genrica de un router. Se pueden

identificar cuatro componentes principales: puertos de entrada, entramado
de conmutacin, procesador de rutado y puertos de salida.
Puertos de entrada
Implementan la funcionalidad de la capa fsica, de terminar un enlace fsico entrante hacia el router, la de la capa de enlace de datos, precisa para
interoperar con la parte remota del enlace entrante y la de bsqueda y encaminamiento, de forma que un paquete encaminado hacia esa entrada de
conmutacin del router emerja en el puerto de salida correcto. Los paquetes
de control, por ejemplo los que llevan la informacin de encaminamiento, se
encaminan desde el puerto de entrada al procesador de rutado.
Aunque la tabla de encaminamiento se calcula en el procesador de rutado,
suele almacenarse una copia en cada puerto de entrada, de forma que la
decisin de conmutacin puede realizarse localmente sin tener que invocar al
procesador central, evitndose as los cuellos de botella.
Antes de entrar en el entramado de conmutacin, un paquete puede ser
bloqueado temporalmente porque haya otros paquetes de otro puerto de entrada usndolo en ese momento. Estos paquetes deben ser encolados.

Transp. 21
Entramado de conmutacin
Conecta los puertos de entrada del router con los de salida. La conmutacin
puede hacerse de varias formas:
Conmutacin mediante memoria
X
A
B
MEMORIA
Y
Z
Los primeros routers solan ser ordenadores, y la conmutacin entre los

puertos de entrada y salida se haca bajo control directo de la CPU. Los
puertos funcinaban como dispositivos de E/S en un sistema operativo
tradicional. Cada puerto de entrada sealizaba al procesador de rutado
mediante una interrupcin y el paquete era entonces copiado hacia la
memoria del procesador. Este extraa la direccin de destino, buscaba el
puerto de salida adecuado en la tabla de encaminamiento, y copiaba el
paquete hacia el bfer del puerto de salida.
Muchos de los routers modernos tambin se conmutan mediante memoria, pero actualmente todas las operaciones necesarias para llevar a cabo
la conmutacin son realizadas localmente por los procesadores en las
tarjetas de entrada de lnea.
Conmutacin mediante bus
A
En esta aproximacin, los puertos de entrada transfieren directamente

los paquetes a los puertos de salida sobre un bus compartido

Transp. 22
Como el bus es compartido, slo puede transmitirse un paquete en cada

momento, debiendo esperar los dems en la cola del puerto de entrada si
el bus est ocupado.
El ancho de banda de conmutacin del router viene limitado por la velocidad del bus. Dado que con la tecnologa actual es posible conseguir
anchos de banda de varios gigabits por segundo, la conmutacin mediante buses es suficiente para routers que operan en redes de rea local y
metropolitana.
Conmutacin mediante red de interconexin
A
B
C
Una forma de resolver la limitacin del ancho de banda de un nico bus

compartido es utilizar una red de interconexin ms sofisticada, como
un conmutador crossbar. Cada paquete que llega a un puerto de entrada
atraviesa el bus horizontal conectado a la entrada hasta que intersecta
con el bus vertical que conduce al puerto de salida deseado.
Una tendencia actual es fragmentar los datagramas IP en unidades de longitud fija, y etiquetar y conmutar esas unidades. Las unidades son despus
reensambladas para dar el datagrama original en el puerto de salida. El tamao fijo y el etiquetado pueden acelerar y simplificar considerablemente la
conmutacin a travs de la red de interconexin.

Transp. 23
Procesador de rutado
Ejecuta los protocolos de encaminamiento, mantiene las tablas de encaminamiento y lleva a cabo funciones de gestin de red dentro del router.
Dada la necesidad de operar a las velocidades de enlace de hoy en da una
bsqueda lineal a lo largo de una tabla de encaminamiento grande es imposible, por lo que suele utilizarse una estructura arborescente para almacenar las
entradas de la tabla. Cada nivel del rbol puede verse como correspondiente
a un bit de la direccin de destino, de forma que en cada paso se reduce a la
mitad el espacio de bsqueda.
Sin embargo, esta tcnica no es suficientemente buena para satisfacer los
requisitos actuales de encaminamiento troncal, por lo que se han explorado otras tcnicas para acelerar las bsquedas: memorias direccionables por
contenido (CAM) que admiten direcciones IP y devuelven el contenido de
la entrada correspondiente en un tiempo constante, cachs con las ltimas
direcciones buscadas, ...
Puertos de salida
Almacenan los paquetes que han sido encaminados hacia ah y efectan
las funciones inversas en las capas de enlace de datos y fsica a las realizadas
en los puertos de entrada.
Las funcionalidades de almacenamiento y gestin de bferes son necesarias
cuando el entramado de conmutacin entrega paquetes al puerto de salida a
una tasa que supera la tasa de salida del enlace.
El planificador de paquetes en el puerto de salida deber elegir un paquete
entre aquellos que esperan ser transmitidos. Del mismo modo, si no hay
suficiente memoria para alojar un paquete entrante, se habr de decidir si
desecharlo o eliminar uno ya almacenado para hacerle sitio.
La planificacin de paquetes y las polticas de descarte juegan un papel
crucial en la provisin de garantas de calidad de servicio.

Arquitecturas Conmutacion

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Arquitecturas Conmutacion

Cargado por

Copyright:

Formatos disponibles

SC: Arquitecturas de conmutacin

electromecnica (rotatorio, coordenadas)

ptica (optomecnicos, electropticos, pticos puros)

SC: Arquitecturas de conmutacin

Nx = Nmero de puntos de cruce.

Conmutacin de llamadas locales de N lneas con ellas mismas:

puntos de cruce monodireccionales: Nx = N2 N

puntos de cruce bidireccionales: Nx =

SC: Arquitecturas de conmutacin

Red de conexin de 1 etapa

Matrices con gradacin

SC: Arquitecturas de conmutacin

Redes de conexin multietapa

N: n.o de entradas (salidas).

SC: Arquitecturas de conmutacin

Condicin de no bloqueo de una red de 3 etapas:

Nmero de puntos de cruce de una red de Clos de 3 etapas:

SC: Arquitecturas de conmutacin

Nxmn ' Nx |n= N = 4N

N Nxmn (3 etapas) Nx = N2 (1 etapa)

SC: Arquitecturas de conmutacin

Bloqueo interno: Mtodo de Lee

> 1 expansin (centrales de trnsito).

SC: Arquitecturas de conmutacin

Red de 3 etapas con Bi ' 002 % y p = 001:

Red de 3 etapas con Bi ' 002 % y p = 007:

SC: Arquitecturas de conmutacin

Redes multietapa con nmero par de etapas

SC: Arquitecturas de conmutacin

Hay b = 4 matrices extremas y k = 3 matrices en la etapa intermedia.

SC: Arquitecturas de conmutacin

Para el ejemplo de la figura no se puede establecer una segunda

SC: Arquitecturas de conmutacin

Control de la matriz de conmutacin

El control para cada una de las salidas ha de seleccionar 1 de

El control para cada una de las entradas ha de seleccionar 1

SC: Arquitecturas de conmutacin

Control asociado a la salida:

Control asociado a la entrada:

La complejidad de una red de conexin multietapa se hallar

SC: Arquitecturas de conmutacin

Escritura aleatoria/lectura secuencial:

SC: Arquitecturas de conmutacin

Red de conexin STS

2c (k log2 N) + kc8 + kc log2 c

El bloqueo interno es el mismo que en una red espacial de tres etapas

SC: Arquitecturas de conmutacin

Red de conexin TST

l (N log2 N) + 2N (c8 + l log2 c)

El bloqueo interno es el mismo que en una red espacial de tres etapas

SC: Arquitecturas de conmutacin

SC: Arquitecturas de conmutacin

Red de Batcher - Banyan

En un conmutador Banyan slo existe una trayectoria desde cada lnea de

SC: Arquitecturas de conmutacin

Cuando hay k celdas presentes a la entrada, el conmutador Batcher las

SC: Arquitecturas de conmutacin

En la figura se muestra la arquitectura genrica de un router. Se pueden

SC: Arquitecturas de conmutacin

Los primeros routers solan ser ordenadores, y la conmutacin entre los

En esta aproximacin, los puertos de entrada transfieren directamente

SC: Arquitecturas de conmutacin

Como el bus es compartido, slo puede transmitirse un paquete en cada