Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Guia de Clase 8088
Guia de Clase 8088
Introduccin
a
los
microprocesadores de
la
familia
Intel
8088/8086
2 Descripcin
de
las
patas de conexin del
8088
Tcnicas Digitales II - 4R01 Captulo 2
De lg. control
De lg. control
U3
X1
Cristal 15 MHz
16
X2
4
6 RDY1
3 RDY2
Vcc
7 AEN1
14 AEN2
1 EFI
R1
15 CSYNC
13 ASYNC
F/C
11
RES
5
READY 8
CLK 10
RESET
2
PCLK
12
OSC
22
19
21
18
U1
MN
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A8
A9
A10
A11
A12
A13
A14
A15
A16/S3
A17/S4
A18/S5
A19/S6
READY
CLK
RESET
INTR
C1
8284
Power on Reset
SSO
30
31
17
23
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
39
38
37
36
35
34
26
DEN 27
DT/R 28
IO/M
32
RD 29
WR 25
ALE 24
INTA
HLDA
HOLD
NMI
TEST
3
4
7
8
13
14
17
18
1
11
2
3
4
5
6
7
8
9
19
1
U2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
2
5
6
9
12
15
16
19
OC
G
74HC373
U4
A1
A2
A3
A4
A5
A6
A7
A8
B1
B2
B3
B4
B5
B6
B7
B8
18
17
16
15
14
13
12
11
Bus de datos
G
DIR
74HC245
8088MIN
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
0
1
1
1
0
1
Ciclo de mquina
Reconocimiento de
interrupcin (Ver Cap. 3)
Lectura de E/S
Escritura de E/S
Halt
Bsqueda de cdigo de
operacin
Lectura de Memoria
Escritura de Memoria
Inactivo
BUFFER
8088
Datos
Gen. de
Reloj
8284
LATCH
Direcciones
8089 u
8087
8288
Control
2.7 Multiprocesamiento
8284
8284
Lgica
8088
8086
8288
8289
8288
Lgica
8288
8289
Lgica
T1
T2
T3
T4
Clk
ALE
AD0-AD7
A0-7
D0-D7
A8-A15
/RD
T1
T2
T3
T4
Clk
ALE
AD0-AD7
A0-7
D0-D7
A8-A15
/WR
AX
BX
CX
DX
SP
BP
SI
DI
10
Registro
Operacin
AX
AL
AH
BX
CX
CL
DX
Multiplicacin y divisin de
Direccionamiento indirecto de E/S.
palabras.
11
12
S15
S0
O0
O15
A19
A0
13
14
15
U1
17
16
C2
Vcc
R1
33
U6
C1
4
6
3
7
14
1
15
13
11
X1
READY
CLK
RESET
X2
PCLK
RDY1
RDY2
AEN1
AEN2
EFI
CSYNC
ASYNC
F/C
OSC
5
8
10
22
19
21
18
MN
READY
CLK
RESET
INTR
12
RES
8284
S1
C3
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A8
A9
A10
A11
A12
A13
A14
A15
A16/S3
A17/S4
A18/S5
A19/S6
SSO
30
31
17
23
DEN
DT/R
IO/M
HLDA
HOLD
NMI
TEST
RD
WR
ALE
INTA
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
39
38
37
36
35
34
26
27
28
32
29
25
24
U4
1
2
3
A
B
C
Vcc
6
4
5
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
/CS0
/CS1
/CS Programa
74HC138
8088MIN
16
MN
READY
CLK
RESET
INTR
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A8
A9
A10
A11
A12
A13
A14
A15
A16/S3
A17/S4
A18/S5
A19/S6
SSO
30
31
17
23
DEN
DT/R
IO/M
HLDA
HOLD
NMI
TEST
RD
WR
ALE
INTA
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
39
38
37
36
35
34
26
27
28
U4
1
2
3
6
4
5
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
/CS0
/CS1
/CS2
/CS3
74HC138
32
29
25
24
8088MIN
17
18
19
20
10
21
8. Repertorio de Instruccin
Nemnico
Significado
Formato
Operacin
Flags Afect.
MOV
Movimiento
MOV D,F
(F) (D)
Ninguno
Destino
Fuente
Memoria
Acumulador
Acumulador
Memoria
Registro
Registro
Registro
Memoria
Memoria
Registro
Registro
Inmediato
Memoria
Inmediato
Registro Segm.
Reg. 16 bits
Registro Segm.
Mem. 16 bits
Reg 16 bits
Registro Segm.
Mem 16 bits
Registro Segm.
22
11
Nemnico
IN
OUT
Significado
Entrada
Salida
MOV
DX,789AH
IN
AL,DX
IN
AX,DX
OUT
60H,AL
OUT
60H,AX
Formato
IN An,F
OUT D,An
;
;
;
;
;
;
;
;
;
;
;
;
Operacin
(F) (An)
(An) (D)
Flags Afect.
Ninguno
Ninguno
23
Nemnico
Significado
Formato
Operacin
Flags Afect.
XCHG
Intercambio
XCHG D,F
(F) (D)
Ninguno
Destino
Fuente
Acumulador
Reg. 16
Memoria
Registro
Registro
Registro
Registro
Memoria
24
12
Nemnico
Significado
Formato
Operacin
Flags Afect
XLAT
Traduccin
XLAT
(DS:(AL)+(BX)) (AL)
Ninguno
Byte de la
tabla
Contenido de la
tabla
00
Equivalente ASCII
del EBCDIC 00
01
02
FE
FF
25
Cadenas
LODS: Cargar elemento de cadena en AL e
incrementa SI
XOR
XOR
MOV
MOV
BX,BX
AH,AH
CX,10
SI,1234H
LACITO:
LODSB
ADD BX,AX
LOOP LACITO
Tcnicas Digitales II - 4R01 Captulo 2
26
13
Cadenas
STOS: Cargar elemento AL en cadena e
incrementa SI
MOV AL,0
MOV CX,10
MOV SI,1234H
LACITO:
STOSB
LOOP LACITO
27
Cadenas
MOVS: Mueve un byte o word desde DS:SI
a ES:DI y SI++, DI++ ( SI--, DI--)
MOV
MOV
MOV
MOV
MOV
MOV
REP
DX,1000H
DS,DX
ES,DX
DI,2345H
SI,1234H
CX,100
MOVSB
28
14
Cadenas
SCAS: Busca en una cadena ES:DI, el
contenido de AL
MOV
MOV
MOV
REPNE
JE
..
AL,23H
DI,1234H
CX,100
SCASB
ENCONTRADO
ENCONTRADO:
Tcnicas Digitales II - 4R01 Captulo 2
29
Cadenas
CMPS: Compara dos cadenas ES:DI CON
DS:SI e incrementa los punteros
MOV
MOV
MOV
REPE
JE
..
DI,1234H
SI,6789H
CX,100
CMPSW
ENCONTRADO
ENCONTRADO:
Tcnicas Digitales II - 4R01 Captulo 2
30
15
Cadenas
STOS: Cargar elemento AL en cadena e
incrementa SI
MOV AL,0
MOV CX,10
MOV SI,1234H
LACITO:
STOSB
LOOP LACITO
31
Cadenas
MOVS: Mueve un byte o word desde DS:SI
a ES:DI y SI++, DI++
MOV
MOV
MOV
MOV
MOV
MOV
REP
DX,1000H
DS,DX
ES,DX
DI,2345H
SI,1234H
CX,100
MOVSB
32
16
ADD
ADC
INC
AAA
DAA
Suma
Suma de byte o palabra
Suma de byte o palabra con el estado del
acarreo anterior
Incrementar en 1 byte o palabra
Ajuste ASCII de la suma.
Ajuste decimal de la suma
Sustraccin
SUB
SBB
DEC
NEG
AAS
DAS
MUL
IMUL
AAM
33
Multiplicacin
Producto de bytes o palabras no signadas.
Producto de bytes o palabras enteras.
Ajuste ASCII del producto.
Divisin
DIV
IDIV
AAD
CBW
CWD
34
17
Nemnico
Significado
Formato
ADD
Suma
ADD D,F
ADD
Suma
ADD D,F
Operacin
(F)+ (D) (D)
Flags afectados
AF, CF, OF, SF, ZF, PF
Carry (CF)
(F)+(D)+ (CF) AF, CF, OF, SF, ZF, PF
(D)
Carry (CF)
Incrementar en 1
Ajuste
suma
la AAA
DAA
ASCII
INC D
(D) + 1 (D)
INC
AAA
de
Destino
Registro
Registro
Memoria
Registro
Memoria
Acumulador
35
Fuente
Registro
Memoria
Registro
Inmediato
Inmediato
Inmediato
Destino
Reg 16
Reg 8
Memoria
36
18
Nemnico
Significado
MUL
Producto (no signado)
DIV
Cociente (no signado)
IMUL
IDIV
AAM
AAD
CBW
CWD
Formato
Operacin
MUL F
(AL)*(F8)(AX)
1.DIV F
((AX)/(F8)) (AL) Si vale
0FFH, se generar una
interrupcin de divisin por
0. (Ver Cap. 3).
Resto (AH).
2.((DX,AX)/(F16))(AX) Si
vale 0FFFFH, se generar
una interrupcin de
divisin por 0. Ver Cap. 3.
Resto (DX)
Producto entero (signado) IMUL F
(AL)*(F8)(AX)
1.Cociente entero (signado) IDIV F
((AX)/(F8)) (AL)
Resto (AH).
2.((DX,AX)/(F16))(AX)
Si es positiva y > 7FFFH o
si es negativo y < 8001H,
se generar una
interrupcin de divisin por
0.
Resto (DX)
Ajuste de AL para el
AAM
((AL)/10)) (AH)
producto.
Resto ((AL)/10) (AL)
Ajuste de AX para el
AAD
(AH)*10) + (AL) (AL)
cociente.
00 (AH)
Convertir byte a palabra
CBW
El bit ms significativo de
AL se repite en todo AH
Convertir palabra a doble CWD
El bit ms significativo de
palabra (32 bits)
AX se repite en todo DX
Flags afectados
AF, CF, OF, SF, ZF, PF
AF, CF, OF, SF, ZF, PF
37
Registro 8 bits
Registro 16 bits
Memoria 8 bits
Memoria 16 bits
38
19
Nemnico
Significado
AND
AND lgica
Formato
Operacin
AND D,F (F).(D) (D)
OR
OR inclusiva lgica
OR D,F
XOR
OR exclusiva lgica
XOR D,F
NOT
NOT lgica
NOT D
(/D) (D)
Destino
Registro
Registro
Memoria
Registro
Memoria
Acumulador
Flags afectados
CF, OF, SF, ZF, PF
AF indefinido
CF, OF, SF, ZF, PF
AF indefinido
CF, OF, SF, ZF, PF
AF indefinido
Ninguno
Fuente
Registro
Memoria
Registro
Inmediato
Inmediato
Inmediato
Destino
Registro
Memoria
Tcnicas Digitales II - 4R01 Captulo 2
Nemnico
JMP
Significado
Salto incondicional
Formato
JMP
operando
Operacin
Salto a la direccin
indicada en Operando.
39
Flags afectados
Ninguno
Fuente
Short
Near
Far
Puntero en memoria 16 bits
Puntero Registro 16 bits
Puntero en memoria 32 bits
Nemnico
Significado
Jcc
Salto condicional
Formato
Operacin
Flags afectados
Ninguno
Jcc
Salto a la direccin
operando indicada en Operando si
se verifica el estado de los
flags del cdigo de
condicin..
40
20
Nemnico
JA
JAE
JB
JBE
JC
JCXZ
JE
JG
JGE
JL
JLE
JNA
JNAE
JNB
JNBE
JNC
JNE
JNG
JNGE
JNL
JNLE
JNO
JNP
JNS
JNZ
JO
JP
JPE
JPO
JS
JZ
Significado
above (por encima) NO signado.
above or equal (encima o igual)
below (por debajo)
below or equal
acarreo
registro CX=0
igual
mayor o greater (signado)
mayor o igual
menor o less (signado)
menor o igual
not above
not above or equal
not below
not below nor equal
not carry
not equal
not greater
not greater or equal
not less
not less or equal
not overflow
not parity
not sign (no negativo)
not zero
overflow
parity
parity even (par)
parity odd (impar)
sign (positivo)
zero
Condicin
CF=0, ZF=0
CF=0
CF=1
CF=1 ZF=1
CF=1
(CF ZF) = 0
ZF=1
ZF=0 y SF=OF (overflow)
SF=OF
(SF OF)=1
((SF OF)=1)+ZF)=1
CF=1 ZF=1
CF=1
CF=0
CF=0 y ZF=0
CF=0
ZF=0
((SF OF)=1)+ZF)=1
(SF OF)=1
SF=OF
ZF=0 y SF=OF
OF=0
PF=0
SF=0
ZF=0
OF=1
P=1
PF=1
PF=0
SF=1
ZF=1
41
80186/80188
Generador de Reloj Incorporado
Modos de bajo consumo
2 Canales de DMA
3 Temporizadores de 16 bits
Lgica de seleccin de Memoria y E/S
Refresco de Memoria Dinmica incorporado
Generador de Wait States incorporado
Controlador de bus local incorporado
Tcnicas Digitales II - 4R01 Captulo 2
42
21
43
44
22