Introduccin.

Hemos visto que en la lgica combinacional las salidas estn determinadas slo por
los estados existentes en las entradas. En la lgica secuencial sin embargo, las
salidas estn determinadas no slo por las entradas sino tambin por la secuencia de
entradas que condujeron al estado existente, las que precedieron. En otras palabras el
circuito posee memoria.
La Figura 1 muestra un sistema secuencial general, la salida en cualquier momento
est determinada por las entradas presentes y por la informacin almacenada en los
elementos de memoria. La informacin almacenada en la memoria determina el
estado del circuito. La mayora de los sistemas digitales requieren la funcin de
almacenamiento, cuyo objetivo es mantener los datos binarios durante un periodo de
tiempo. Algunos dispositivos de almacenamiento se usan para almacenamiento
temporal y otros para almacenamiento permanente y pueden memorizar un bit o un
grupo de bits.

Ilustracin 1 Esquema general de us sistema secuencial

Celdas bsicas
Las celdas bsicas son sistemas secuenciales elementales que poseen una nica
variable de salida, debido a lo cual tienen solo dos estados internos y reciben el
nombre de biestables. Pueden ser de dos tipos diferentes que dan lugar a otras tantas
variantes de sistemas secuenciales.

Estructura

Ilustracin 2 Esquema de bloques de un autmata asncrono con realimentacin a

travs de celdas asncronas

Estado de memoria
El estado del circuito biestable o celda bsica ser el contenido de la memoria. La
memoria se consigue mediante la realimentacin, o sea introduciendo la salida otra
vez a la entrada. Si

Qt

es el estado actual o presente y

Qt1

pasado entonces se consigue el estado de memoria:

Figura 1. Configuracin bsica de estado de memoria.

Esta situacin de estado de memoria viene dada por la expresin:

Qt =Qt1
t =Q
t1
Q

es el estado

Para poder modificar este estado de memoria debo aadir entradas y as cambiar el
estado. Si llamamos a estas entradas R ( reset ) y S ( set ) obtenemos el biestable
RS. Los biestables RS se pueden implementar con puertas NOR y NAND.
A este tipo de biestables que son activos por nivel se les denomina LATCH.
El latch es un tipo de dispositivo de almacenamiento temporal de dos estados
(biestable).

Bibliografa:

http://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/lectures/digital/Tem
a3_secuenciales.pdf
http://www.ecured.cu/index.php/Circuitos_Secuenciales
http://www.unerg.edu.ve/index.php?
option=com_docman&task=doc_view&gid=271
http://dac.escet.urjc.es/docencia/ETC-ITIG_LADE/teoriacuat1/tema7_circuitos_secuenciales.pdf