TEMA 4: EL TRANSISTOR MOSFET

4-1
Tema 4: El Transistor MOSFET
INDICE
4.1 INTRODUCCION .................................................................................................. 4-2
4.2 ESTRUCTURA METAL-OXIDO-SEMICONDUCTOR..................................... 4-3
4.3 CARACTERISTICAS ESTATICAS DEL TRANSISTOR MOS......................... 4-4
4.3.1 MOS de enriquecimiento de canal N......................................................... 4-4
4.3.2 MOS de enriquecimiento de canal P ......................................................... 4-11
4.3.3 MOS de empobrecimiento de canal N ...................................................... 4-12
4.3.4 MOS de empobrecimiento de canal P ....................................................... 4-15
4.4 EL MOSFET COMO INVERSOR......................................................................... 4-16
4.4.1 Inversores NMOS........................................................................................ 4-17
4.4.2 Inversores CMOS........................................................................................ 4-19
4.5 EL MOSFET COMO AMPLIFICADOR................................................................ 4-22
4.6 COMPORTAMIENTO DINAMICO DEL MOSFET............................................ 4-23
4.7 BIBLIOGRAFIA ................................................................................................... 4-25
TEMA 4: EL TRANSISTOR MOSFET
4-2
4.1 INTRODUCCION.
En este tema se presenta un tipo de transistor cuyo funcionamiento est basado en el
transporte de carga asociado a un nico tipo de portadores (e
-
o p
+
). Debido a ello, a veces son
conocidos con el nombre de transistores unipolares, a diferencia de los transistores bipolares
(BJT) estudiados en el tema 3, en los que el transporte de carga se realiza mediante ambos tipos
de portadores injectados a travs de las uniones PN polarizadas directamente.
Desde el punto de vista fsico, el principio de funcionamiento se centra en la accin de un
campo elctrico sobre cargas elctricas, provocando su desplazamiento y, por ende, la corriente
elctrica. De ah su nombre genrico de: FET - Field Effect Transistor.
Se ha desarrollado diversas estructuras de transistores FET, segn la tecnologa y/o
necesidades. Las ms importante son las implementadas con tecnologas sobre Silicio (Si) como
el JFET, o Junction FET, y el MOSFET, o Metal-Oxide-Semiconductor FET. En tecnologas
de Arseniuro de Galio (AsG) se han implementado transistores MESFET o Metal-
Semiconductor FET. El desarrollo actual de las tecnologas de Silicio es muy elevado. No as
en el caso de las de AsGa, que se encuentran an en fase de investigacin y experimentacin
con un grado de fiabilidad relativo, y a veces no disponible comercialmente. La mayora de los
CI actuales se realizan sobre tecnologas de Si. Dentro de ellas, el transistor MOSFET es
ampliamente el ms utilizado sobre los dems (JFET) por poseer ciertas caractersticas que los
hacen ventajosos, incluso en ocasiones respecto del transistor bipolar:
1.- El proceso de fabricacin es simple (menor nmero de pasos)
2.- Reducido tamao, que conducen a densidades de integracin elevadas.
3.- Se puede evitar el uso de resistencias, debido a que su comportamiento se puede
modelar mediante tcnicas de circuito.
4.- Reducido consumo de energa (menor consumo de potencia).
5.- Pueden implementarse tanto funciones analgicas como digitales y/o mixtas dentro de
un mismo chip.
Estas caractersticas han impulsado el desarrollo y uso de los transistores MOSFET,
siendo la mayora de los circuitos LSI y VLSI fabricados en tecnologas MOSFET (P,
memorias).
TEMA 4: EL TRANSISTOR MOSFET
4-3
4.2 ESTRUCTURA METAL-OXIDO-SEMICONDUCTOR (MOS)
La estructura MOS se compone de dos terminales y tres capas: Un SUBSTRATO de
silicio, puro o poco dopado p o n, sobre el cual se genera una capa de OXIDO DE SILICIO
(SiO
2
) que posee caractersticas dielctricas o aislantes. Por ltimo, sobre esta se coloca una
capa de METAL (Aluminio o polisilicio), que posee caractersticas conductoras. En la parte
inferior se coloca un contacto hmico, como se muestra en la Fig. 4.1.
La estructura MOS actua como un condensador de placas paralelas en el que G y B son
las placas y el xido el aislante. De este modo, cuando v
GB
=0, la carga acumulada es cero y la
distribucin de portadores es aleatoria y correspondiente al estado de equilibrio en el
semiconductor. Si v
GB
> 0, aparece un campo elctrico entre los terminales de puerta y
substrato. La regin semiconductora p se comporta creando una regin de empobrecimiento de
cargas libres p+ (zona de deplexin), al igual que ocurriera en la regin P de una unin PN
cuando estaba polarizada negativamente. Esta regin de iones negativos se incrementa con v
GB
.
Al llegar a una cota de v
GB
, los iones presentes en la zona semiconductora de empobrecimiento
no pueden compensar el campo elctrico y se provoca la acumulacin de cargas negativas libres
(e
-
) atrados por el terminal positivo. Se dice entonces que la estructura ha pasado de estar en
inversin dbil a inversin fuerte. El proceso de inversin se identifica con el cambio de
polaridad del substrato debajo de la regin de puerta. En inversin fuerte, se forma as un
CANAL de e
-
libres en las proximidades del terminal de gate (puerta) y de huecos p
+
en el
extremo de la puerta.
La intensidad de puerta, i
G
, es cero, puesto que en continua se comporta como un
condensador (GB). Por lo tanto, podemos decir que la impedancia desde la puerta al substrato
es prcticamente infinita e i
G
=0 siempre en esttica. Bsicamente, la estructura MOS permite
crear un densidad de portadores libres suficiente para sustentar una corriente elctrica.
Fig. 4.1 Estructura MOS.
B p
G
B
v
GB
Puerta o Gate
Metal
Oxido
Semiconductor p
Substrato o Body
Contacto hmico
TEMA 4: EL TRANSISTOR MOSFET
4-4
3.3 EL TRANSISTOR MOSFET. PRINCIPIOS BASICOS.
A continuacin se distinguen varias estructuras MOS similares, de las cuales se analizar
en ms detalle la denominada MOSFET de enriquecimiento de CANAL N, aunque el
funcionamiento de todas ellas es similar, y se basan en el mismo principio de operacin.
4.3.1 MOSFET de enriquecimiento de CANAL N
Se trata de una estructura MOS de cuatro terminales en la que el substrato semiconductor
es de tipo p poco dopado. Aambos lados de la interfase Oxido-Semiconductor se han practicado
difusiones de material n, fuertemente dopado (n
+
).
Los cuatro terminales de la estructura de la Fig. 4.3 son:
G -- Puerta o Gate
B -- Substrato o Body
D -- Drenador o Drain
S -- Fuente o Source
Fig. 4.2 Estructura MOS en inversin dbil (a) e inversin fuerte (b).
B p
G
B
v
GB1
iones -
zona de empobrecimiento
B p
G
B
v
GB2
iones -
zona de empobrecimiento
canal de e-
(a)
(b)
Fig. 4.3 Estructura MOSFET de canal N.
p
G
B
D S
n
+
n
+
TEMA 4: EL TRANSISTOR MOSFET
4-5
Los smbolos ms utilizados para su representacin a nivel de circuito se muestran en la
Fig. 4.4. El terminal B suele estar colocado a la tensin ms negativa (referencia o GND) por lo
que se omite en algunos smbolos (Fig. 4.4 (a) y (b)). De este modo se garantiza que los diodos
de unin parsitos entre el sustrato y drenador y fuente respectivamente siempre estn
polarizados negativamente. La flecha en el terminal de fuente nos informa sobre el sentido de
la corriente. Observar que: i
G
=0 e i
D
= i
S
. A continuacin se describe el principio de operacin
de esta estructura de transistor.
Se considera la estructura MOS de la Fig. 4.5. En ella aparecen diversas fuentes de tensin
polarizando los diversos terminales: v
GS
, v
DS
. Los terminales de substrato (B) y fuente (S) se
han conectado a GND. De este modo, v
SB
=0, se dice que no existe efecto substrato.
Se consideran ahora tres casos, segn los valores que tome la tensin v
GS
:
1) v
GS
= 0
Esta condicin implica que v
GB
=0, puesto que v
SB
=0. En estas condiciones no existe
efecto campo y no se crea el canal de e
-
debajo de la puerta. Las dos estructuras PN se
encuentran cortadas (B al terminal ms negativo) y aisladas. i
DS
= 0 aproximadamente,
pues se alimenta de las intensidades inversas de saturacin.
(4.1)
Fig. 4.4 Smbolos para el transistor MOSFET de canal N.
D
S
G
D
S
G
D
S
G
B
(a) (b) (c)
Fig. 4.5 Estructura MOS polarizada.
p
G
B
D
S
n
+
n
+
v
DS
v
GS
D
S
G
v
DS
v
GS
v
GS
0 = i
DS
0 =
TEMA 4: EL TRANSISTOR MOSFET
4-6
2) La tensin v
GS
crea la zona de empobrecimiento o deplexin en el canal. Se genera
carga elctrica negativa en el canal debida a los iones negativos de la red cristalina
(similar a la de una unin PN polarizada en la regin inversa), dando lugar a la situacin
de inversin dbil anteriormente citada. La aplicacin de un campo elctrico lateral v
DS
>
0, no puede generar corriente elctrica i
DS
.
3) La tensin v
GS
da lugar a la inversin del canal y genera una poblacin de e
-
libres
debajo del oxido de puerta y p
+
al fondo del substrato. Se forma el CANAL N o canal de
electrones, entre el drenador y la fuente (tipo n
+
) que modifica las caracterstica elctricas
originales del sustrato. Estos electrones son cargas libres, de modo que en presencia de un
campo elctrico lateral podran verse acelerados hacia D o S. Sin embargo, existe un valor
mnimo de v
GS
para que el nmero de electrones sea suficiente para alimentar esa
corriente es V
Tn
, denominada TENSIN UMBRAL.
Por lo tanto, se pueden diferenciar dos zonas de operacin para valores de v
GS
positivos:
si v
GS
< V
Tn
la intensidad i
DS
= 0 (en realidad solo es aproximadamente cero) y decimos que el
transistor opera en inversin dbil. En ella, las corrientes son muy pequeas y su utilizacin se
enmarca en contextos de muy bajo consumo de potencia. Se considerar que la corriente es
siempre cero. De otro lado, si v
GS
>= V
Tn
, entonces i
DS
distinto de cero, si v
DS
es no nulo. Se
dice que el transistor opera en inversin fuerte.
Mientras mayor sea el valor de v
GS
, mayor ser la concentracin de cargas libres en el
canal y por tanto, ser superior la corriente i
DS
. Al ser la intensidad i
DS
proporcional a v
GS
y
Fig. 4.6 (a) Polarizacin del canal en inversin dbil. (b) inversin fuerte.
p
G
B
D
S
n
+
n
+
v
DS
v
GS
p
G
B
D
S
n
+
n
+
v
DS
v
GS
(a)
(b)
Canal de e
-
zona de empobrecimiento
TEMA 4: EL TRANSISTOR MOSFET
4-7
v
DS
, se puede estudiar la relacin paramtrica (i
DS
, v
DS
) con v
GS
como parmetro. Se obtiene la
curva de la Fig. 4.7. En ella se aprecia cmo a partir de un valor dado de la tensin v
DS
, la
intensidad i
DS
permanece constante. Este efecto se puede explicar desde el punto de vista de
concentracin de e
-
disponible en el canal. La Fig. 4.8(a) ilustra la situacin que acontece
cuando se aplica una tensin v
DS
pequea a un transistor en inversin fuente. Al estar ms
positivamente polarizada la regin del drenador respecto del sustrato, la concentracin de e
-
se
hace mayor en las cercanas de la fuente. Si se incrementa la tensin v
DS
por encima de un cierto
nivel, la tensin en el drenador se eleva tanto que sita a la tensin V
GD
por debajo del valor
umbral necesario para la existencia de canal de e
-
. A partir de ah la corriente de drenador se
independiza prcticamente de v
DS
.
i
DS
se incrementa con v
DS
para pequeos valores de v
DS
. A partir de un cierto valor, este
comportamiento cambia, y se hace constante i
DS
. A la primera regin se la denomina REGION
Fig. 4.7 Caracterstica de I-V del transistor MOS de canal N.
v
DS
[V]
i
DS
OHM
SAT
v
GS
> V
Tn
Fig. 4.8 (a) Polarizacin en inversin fuerte: (a) regin hmica (b) regin de saturacin.
(a) (b)
p
G
B
D
S
n
+
n
+
v
DS
v
GS
p
G
B
D
S
n
+
n
+
v
DS
v
GS
Canal de e
-
Canal de e
-
TEMA 4: EL TRANSISTOR MOSFET
4-8
OHMICA, mientas que a la segunda, REGION DE SATURACION. Para diferentes valores de
v
GS
, se pueden obtener la familia de curvas mostrada en la Fig. 4.9.
Se puede resumir los expuesto de la siguiente manera:
- REGION DE CORTE:
(4.2)
- REGION DE CONDUCCIN:
(4.3)
Dentro de la regin de conduccin podemos identificar dos posibles situaciones para
el MOS:
- REGION HMICA: i
DS
aumenta con v
DS
, es decir, el MOSFET se comporta como
un resistor (no lineal).
- REGION DE SATURACIN: i
DS
es aproximadamente constante con v
DS
. Se
comporta como una fuente de intensidad controlada por
tensin (v
GS
= cte).
El lmite entre la regin hmica y de saturacin se cumple para:
(4.4)
Fig. 4.9 Familia de curvas del transistor MOS de canal N.
v
DS
[V]
i
DS
SATURACION
v
GS
> V
T
OHMICA
CORTE
v
GS
0 = i
DS
0 =
v
GS
V
T
i
DS
0 si v
DS
0 >
v
GS
V
T
v
DS
=
TEMA 4: EL TRANSISTOR MOSFET
4-9
de tal forma que,
- Para v
DS
< v
GS
- V
T
el transistor se encuentra en la regin hmica
- Para v
DS
> v
GS
- V
T
el transistor se encuentra en la regin de saturacin
Las expresiones correspondientes para la corriente drenador, obtenidas mediante el
anlisis del transporte de carga desde la fuente hacia el drenador para las diferentes regiones de
operacin, se muestran a continuacin,
(4.5)
(4.6)
siendo k
n
=
n
.C
ox
el parmetro de transconductancia.
n
es la movilidad de los e
-
y C
ox
la
capacidad por unidad de rea de la estructura MOS. Se suele denir tambin = k
n
(W/L), que es
un parmetro que depende tanto de la geometra como de los parmetros elctricos de la
tecnologa. Valores tpicos para k
n
= 20-70A/V
2
/ k
p
=8-30A/V
2
. W y L definen el rea del
canal y pueden ser utilizadas por el diseador para ajustar las caractersticas del circuito a unas
especificaciones dadas.
discusin de las ecuaciones del transistor MOS:
(1) La expresin de la intensidad en la regin hmica, si v
DS
<<1, se puede aproximar a,
(4.7)
que representa la ecuacin constitutiva de una resistencia de valor R
-1
=k
n

(W/L) (v
GS
-
V
Tn
). Siendo k
n

=k
n
/2.
(2) En el lmite de esta regin, haciendo v
DS
= v
GS
- V
T
, se obtiene la expresin de I
D
en
saturacin. En esta expresin, i
D
depende de v
GS
cuadrticamente (dependencia de una
i
DS
k
n
2
-----
W
L
----- 2 v
GS
V
Tn
( )v
DS
v
DS
2
( ) = , ohmica
i
DS
k
n
2
-----
W
L
----- v
GS
V
Tn
( )
2
= , saturacion
Fig. 4.10 Area del canal de un transistor MOS de canal N.
L
W
S D
i
DS
k
n

W
L
----- v
GS
V
Tn
( )v
DS
=
TEMA 4: EL TRANSISTOR MOSFET
4-10
parbola). La conduccin se activa a partir de V
Tn
voltios para v
GS
. La expresin ms
exacta para la intensidad es:
(4.8)
en la que es el parmetro de modulacin de la longitud del canal. Suele ser muy
pequeo (0.001-0.005 V
-1
). En general modifica poco la expresin de i
DS
, pero es
necesario tenerlo en cuenta para evaluar la resistencia de salida del transistor.
(3) Cuando v
SB
no es cero, la expresin de la tensin umbral queda modificada por,
(4.9)
donde es el parmetro de efecto substrato (del orden de 0.5), V
Tn
es la tensin umbral
nominal para v
SB
=0, que suele oscilar entre 0.5 y 1.5V y 2
f
es una constante fsica de
valor 0.6V.
EJEMPLO 4.1: En el circuito de la Fig. 4.12, el transistor MOS de enriquecimiento tiene los
siguientes parmetros: V
T
=2V, =3.10
-4
A/V
2
. Hallar el valor de v
DS
e i
D
.
Aprovechamos el conexionado del transistor para determinar su regin de operacin: v
GS
= v
DS
luego v
DS
>= v
GS
-V
T
. M1 se encuentra en SATURACION, luego
(4.10)
i
DS
k
n
2
-----
W
L
----- v
GS
V
Tn
( )
2
= 1 v
DS
+ ( ) , saturacion
Fig. 4.11 Dependencia de i
D
con v
GS
en saturacin.
v
GS
[V]
i
DS
v
GS
> V
Tn
V
Tn
v
GS
< V
Tn
V
T
V
Tn
2
f
v
SB
+ 2
f
( ) + =
Fig. 4.12
M1
V
DD
R
D
=5K
V
o
D
G
S
i
DS
k
n
2
-----
W
L
----- v
GS
V
Tn
( )
2
=
TEMA 4: EL TRANSISTOR MOSFET
4-11
Si se tiene en cuenta conjuntamente la ecuacin: V
DD
= i
DS
.R
D
+ v
DS
, encontramos dos
soluciones para v
DS
:
v
DS1
= 5.55V , i
DS1
= 1.89mA
v
DS2
= -2.88V lo cual es imposible.
4.3.2 MOSFET de enriquecimiento de CANAL P
Responde a una estructura dual de la del MOS de canal N: intercambian la regiones
dopadas n por regiones dopadas p y viceversa. En este caso el canal se forma gracias a la
existencia de cargas positivas libres (huecos, p+). El funcionamiento es similar. Es necesario
colocar el substrato a la tensin ms positiva, formndose el canal para valores de v
GB
(v
GS
)
negativo, atrayendo a cargas p+. La corriente de drenador-fuente, I
SD
, se origina si v
DS
< 0.
Las curvas I-V caractersticas que se obtienen se muestran en la Fig. 4.14.
Fig. 4.13 Estructura MOSFET de canal P (a) y smbolos (b).
n
G
B
D S
p
+
p
+
D
G
D
S
G
D
S
G B
(a) (b)
S
Fig. 4.14 Caractersticas de intensidad-tensin para un transistor PMOS.
v
SD
[V]
i
SD
SAT
V
SG
> ABS(V
Tp
)
OHM
CORTE
TEMA 4: EL TRANSISTOR MOSFET
4-12
4.3.3 MOSFET de empobrecimiento o deplexin de CANAL N
La estructura MOS es similar a la de enriquecimiento. No obstante, durante el proceso de
fabricacin se ha aadido una implantacin n
+
en la regin del canal (definida por W y L). Esta
modificacin permite incrementar el nmero de cargas negativas en el canal (e
-
). De este modo
puede existir corriente entre el drenador y la fuente para valores de v
GS
nulos e inclusive
negativos (equivalentes a la existencias de tensiones umbrales negativas).
Las caractersticas i
DS
, v
DS
son muy parecidas a las de los transistores de enriquecimiento,
distinguindose tres regiones:
- CORTE: v
GS
< V
Tn
< 0 ---> i
D
= 0
- CONDUCCIN: v
GS
> V
Tn
---> i
D
> 0 si v
DS
> 0.
en cuyo caso se pueden distinguir dos regiones de operacin
Para v
DS
< v
GS
-V
Tn
el transistor opera en la REGIONOHMICA, en la que la intensidad
responde a la ecuacin,
(4.11)
En ella, la funcionalidad de i
DS
=i
DS
(v
GS
, v
DS
, V
Tn
) es la misma que para el transistor
Fig. 4.15 Estructura MOS de canal N de empobrecimiento.
p
G
B
D S
n
+
n
+
Implantacin N+
D
S
G
Fig. 4.16 Curvas i
DS
vs v
DS
(a) e i
DS
vs v
GS
(b).
v
DS
[V]
i
DS
SAT
v
GS
> V
Tn
OHM
CORTE
(a)
(b)
v
GS
[V]
i
DS
V
Tn
i
DS
I
DSS
V
Tn
2
------------ 2 v
GS
V
Tn
( )v
DS
v
DS
2
( ) = , ohmica
TEMA 4: EL TRANSISTOR MOSFET
4-13
MOS de empobrecimiento. Se puede tomar /2 = I
DSS
/V
Tn
.
Asimismo, si v
DS
<<1 se puede aproximar por,
(4.12)
Para v
DS
> v
GS
-V
Tn
el transistor se encuentra en la REGION DE SATURACIN.
La ecuacin para la intensidad drenador-fuente es
(4.13)
en la que la intensidad es constante.
Comentarios:
1) Para v
GS
=0, de la expresin (4.13) encontramos:
i
DS
= i
DSS
de modo que i
DSS
representa la intensidad drenador-fuente para v
GS
= 0 en
saturacin.
2) Para v
GS
- V
Tn
= v
DS
, frontera entre las regiones hmica y de saturacin, si v
GS
= 0 se
verifica que v
DS
= -V
Tn
, es decir, en la interfase entre regiones, la tensin v
DS
es igual
a la tensin umbral del transistor si v
GS
= 0.
EJEMPLO 4.2: Hallar i
DS
y v
DS
para el circuito de la Fig. 4.18 si I
DSS
=5mA y V
Tn
=-3V.
Considerar los casos (a) R
D
= 1K y (b) R
D
=2K.
i
DS
2I
DSS
V
Tn
2
-------------- v
GS
V
Tn
( )v
DS
= , ohmica
i
DS
I
DSS
V
Tn
2
------------ v
GS
V
Tn
( )
2
= saturacion
Fig. 4.17
v
DS
i
DS
I
DSS
v
GS
= 0
v
DS
= -V
T
Fig. 4.18
M1
V
DD
R
D
V
o
D
G
S
TEMA 4: EL TRANSISTOR MOSFET
4-14
Solucin:
(a) La conexin del transistor indica que v
GS
= 0.
Hiptesis 1: M1 est es saturacin.
De esta forma, i
D
= I
DSS
= 5mA, de donde se induce que V
D
= V
DD
- i
D
.R
D
=7V. La
tensin v
DS
= 7V es mayor que v
GS
-V
Tn
= 3V, luego la hiptesis es verdadera.
(b) Para R
D
= 2K.
Hiptesis 1: Si M1 est es saturacin, al igual que en el caso (a), se llega a que v
DS
= 2V < v
GS
- V
Tn
= 3V, de modo que el transistor no est en saturacin.
Hiptesis 2: M1 est es hmica. Se cumple entonces:
(4.14)
y adems se cumple la ecuacin,
(4.15)
Con ambas se llega a una ecuacin de segundo grado en v
DS
,
(4.16)
que tiene dos soluciones:
Sol1: Para v
DS1
= 2.4V se obtiene i
DS1
= 4.8mA y v
DS1
< V
T
= 3V.
Sol2: Para v
DS2
= 4.5V se obtiene i
DS2
= 3.75mA y v
DS2
no es menor de 3V. no es vlida.
i
DS
I
DSS
V
Tn
2
------------ 2V
Tn
v
DS
v
DS
2
( ) =
V
DD
I
D
R
D
v
DS
+ =
v
DS
2
2V
Tn
V
Tn
2
R
D
I
DSS

-----------------------



v
DS

V
DD
R
D
-----------
V
Tn
2
I
DSS
------------ + + 0 =
Fig. 4.19
v
DS
[V]
i
DS
[mA]
I
DSS
4.8
2.4 3 7
TEMA 4: EL TRANSISTOR MOSFET
4-15
4.3.4 MOSFET de empobrecimiento de CANAL P
Es similar al MOS de canal N de empobrecimiento, pero complementario respecto de la
funcionalidad de las regiones N y P, as como del signo de las tensiones y sentido de las
intensidades.
- CORTE: si v
SG
< |V
Tp
| < 0 entonces i
D
= 0
- CONDUCCIN: si v
SG
> |V
Tp
| entonces i
D
> 0 si v
SD
> 0.
en cuyo caso se pueden distinguir dos regiones de operacin
Para v
SD
< v
SG
- |V
Tp
| el transistor se encuentra en la regin OHMICA, en la que la
intensidad responde a la ecuacin,
(4.17)
En ella, la funcionalidad de i
SD
=i
SD
(v
SG
, v
SG
, V
Tp
) es la misma que para el transistor
MOS de empobrecimiento.
Asimismo, si v
SD
<<1 se puede aproximar por,
(4.18)
Para v
DS
> v
GS
- |V
Tp
| el transistor se encuentra en la regin de SATURACIN. La
ecuacin para la intensidad drenador-fuente es.
(4.19)
en la que la intensidad es constante.
Fig. 4.20 Transistor MOS de empobrecimiento de canal P (a). Smbolo (b)
n
G
B
D S
p
+
p
+
Implantacin P+
D
S
G
(a)
(b)
i
SD
I
DSS
V
Tp
2
------------ 2 v
SG
V
Tp
( )v
SD
v
SD
2
( ) = , ohmica
i
SD
2I
DSS
V
Tp
2
-------------- v
SG
V
Tp
( )v
SD
= , ohmica
i
SD
I
DSS
V
Tp
2
------------ v
SG
V
Tp
( )
2
= saturacion
TEMA 4: EL TRANSISTOR MOSFET
4-16
4.4 EL MOSFET COMO INVERSOR.
El funcionamiento del transistor MOS en conmutacin implica que las tensiones de
entrada y salida del circuito posee una excursin de tensin elevada (0,V
DD
) entre los niveles
lgicos alto (V
H,
asociada a la tensin V
DD
) y bajo (V
L
, asociada a la tensin 0). Para el nivel
bajo, se persigue que v
GS
> V
T
y que el transistor se encuentre trabajando en la regin hmica,
con lo cual v
DS
<< 1, mientras que en el nivel alto, que la tensin de salida sea elevada, y en
general, que el transistor est funcionando en la regin de corte, con v
DS
>> 1.
El funcionamiento como inversor del transistor NMOS se basa en sus caractersticas en
conmutacin: paso de corte a zona hmica. Para el inversor NMOS con carga resistiva analizado
en el ejemplo anterior, la variable a la entrada, considerada como binaria, (0, V
DD
-- V
L
,V
H
) se
invierte a la salida (V
H
,V
L
). La realizacin de resistencias en circuitos integrados es
Tabla 4.1 Resumen: Regiones de operacion y ecuaciones para los transistores NMOS de
enriquecimiento y empobrecimiento
a
.
a. Para los transistores PMOS de enriquecimiento y empobrecimiento, se pueden deducir de esta
tabla, cambiando los las polaridades de las tensiones y los sentidos de las intensidades.
Transistor Regin Condiciones Ecuaciones
NMOS
enriquecimiento
Corte
Ohmica
y
Saturacin
y
NMOS
empobrecimiento
Corte
Ohmica
y
Saturacin
y
D
G
S
v
GS
V
Tn

i
DS
0 =
v
GS
V
Tn

v
GS
V
Tn
v
DS

i
DS
k
n
2
------
W
L
----- 2 v
GS
V
Tn
( )v
DS
v
DS
2

=
v
GS
V
Tn

v
GS
V
Tn
v
DS

i
DS
k
n
2
------
W
L
----- v
GS
V
Tn
( )
2
=
D
G
S
v
GS
V
Tn
i
DS
0 =
v
GS
V
Tn

v
GS
V
Tn
v
DS

i
DS
I
DSS
V
Tn
2
-------------- 2 v
GS
V
Tn
( )v
DS
v
DS
2

=
v
GS
V
Tn

v
GS
V
Tn
v
DS

i
DS
I
DSS
V
Tn
2
-------------- v
GS
V
Tn
( )
2
=
TEMA 4: EL TRANSISTOR MOSFET
4-17
tecnolgicamente compleja e imprecisa, no siendo una solucin eficiente (tamao elevado,
precisin baja), de forma que en la prctica se emplean otros tipos de cargas equivalentes. A
continuacin se analiza el funcionamiento de tales circuitos. En la Fig. 4.21 se muestra un
inversor NMOS con carga resistiva.
Para diferentes valores de V
i
, el NMOS conmuta entre corte y hmica, siguiendo la
trayectoria que va desde el punto A al F, cuando la entrada vara entre 0 y V
DD
. En ella, el
transistor pasa por las regiones de corte, saturacin y hmica, por este orden.
4.4.1 Inversores NMOS.
La dificultad de obtener resistencias integradas puede ser resuelta si se substituye por
algn elemento de carga capaz de conservar la funcionalidad como inversor (Fig. 4.22). Se
puede tomar como carga un transistor de empobrecimiento de canal N, como se muestra en la
Fig. 4.23.
Fig. 4.21 Inversor NMOS con carga resistiva: Circuito (a). Polarizacin de las curvas de
salida (b). Caracterstica de transferencia (c).
M1
V
DD
R
D
=5K
V
o
v
DS
[V]
i
DS
SAT
OHM
V
o
F E
D
B
C
A
V
i
OFF SAT OHM
V
i
(a)
(b)
(c)
A
F
D
G
S
Fig. 4.22 Inversor NMOS con elemento de carga genrico.
M1
V
DD
V
o
V
i
Elemento de
carga
TEMA 4: EL TRANSISTOR MOSFET
4-18
En la Fig. 4.23 se muestran algunos valores de v
GS1
tomados para ilustrar la evolucin de
la intensidad de drenador en M1, transistor de control o driver. La curva i
D2
-v
DS2
para M2,
queda definida por la tensin v
GS2
=0. Para analizar el comportamiento se puede deducir las
siguientes relaciones topolgicas,
(4.20)
(4.21)
(4.22)
De la expresin (4.21) se deduce que el comportamiento del transistor M2 se asemeja al de una
lnea de carga (misma funcionalidad que una recta de carga) para el transistor M1. La solucin
grfica demuestra que la trayectoria que siguen los puntos solucin del circuito obedecen a las
que corresponderan a un inversor. En este caso, los puntos que visitan son diferentes a los
encontrados con una resistencia de carga. La caracterstica de transferencia se aproxima mejor
a la de un inversor ideal, ya que se reduce la anchura de la regin de transicin (Para un inversor
ideal, la ganancia en la zona de transicin es infinita). A partir del punto A, los transistores
cambian de regiones de operacin en funcin del valor de la entrada. Se puede demostrar que
la los transistores recorren las siguientes regiones:
REGION I: M1 OFF M2 OHMICA
REGION II: M1 SATURACION M2 OHMICA
REGION III: M1 SATURACION M2 SATURACION
REGION IV: M1 OHMICA M2 SATURACION
Fig. 4.23 Inversor con carga de empobrecimiento.
M1
V
DD
V
o
V
i
M2
v
DS1
I
D1
v
DS2
I
D2
I
SS v
GS2
=0
V
i
v
GS1
=
V
o
V
DD
v
DS2
v
DS1
= =
i
D1
i
D2
=
TEMA 4: EL TRANSISTOR MOSFET
4-19
hasta llegar al punto F. La determinacin de las diversas regiones se realiza mediante el anlisis
del circuito y las ecuaciones de cada dispositivo.
Se aprecia como para el cero lgico a la salida, el transistor M1 permanece en la regin
hmica, con una tensin v
DS1
e intensidad i
D1
no nulas. Por esta razn, el consumo de potencia
esttica, es decir, aquella potencia que se consume en estado de reposo (cuando no cambian las
entradas del circuito) es finita. Este problema se puede resolver mediante la utilizacin de los
denominados inversores CMOS.
4.4.2 Inversores CMOS.
Es un dispositivo integrado formado por un NMOS y un PMOS, ambos de
enriquecimiento y realizados sobre la misma oblea. De Ah su nombre, CMOS (Complementary
MOS). Utilizando esta tecnolga es posible disear un circuito inversor cuya disipacin de
potencia en continua sea prcticamente nula. Es decir, solo consume potencia en los transitorios
que representan cambios de estado a la salida. Por esta razn, la tecnologa CMOS se utiliza
ampliamente en circuitos digitales, y en especial ventajosa para equipos de bajo consumo de
potencia. As, por ejemplo, las memorias RAM mantenidas por bateras suelen ser CMOS para
que cuando el ordenador se apague o no este el inversor con carga de empobrecimiento
accediendo a ella, se mantenga la informacin con el menor gasto de potencia.
Fig. 4.24 Solucin grfica para una carga de empobrecimiento (a) caracterstica de
transferencia (b).
v
DS1
I
D1
A
*
V
i
OFF
SAT
OHM
A
*
D
*
C
*
B
*
E
*
F
*
B
*
C
*
D
*
E
*
F
*
(a)
(b)
TEMA 4: EL TRANSISTOR MOSFET
4-20
En la Fig. 4.26 aparece un inversor CMOS. La tensin de ambas puertas es la misma e
igual a la tensin de entrada, V
i
. Para los dos posibles valores lgicos de V
i
(0, 1 -- 0, V
DD
) la
salida ha de corresponderse con los correspondientes valores complementados.
Topolgicamente, se cumplir para cualquier valor de V
i
:
(4.23)
(4.24)
(4.25)
Se pueden diferenciar los siguientes casos extremos:
A) V
i
= 0:
La tensin de puerta fuente se encuentra por debajo del valor umbral, V
Tn
, y MN est
cortado. La corriente I
Dn
=0. Adems, la tensin V
SGp
= -V
DD
< V
Tp
, de modo que MP est
conduciendo, o al menos, tiene el canal p creado. Sobre la caracterstica de I
Dp
-V
SDp
se dispone
de una curva sobre la que es necesario determinar cul es el punto real de trabajo. En concreto,
ya que I
Dn
= I
Dp
= 0, la localizacin de las coordenadas sitan a la grfica en el punto A, para
el que V
SDp
=0, y por lo tanto V
o
= V
DD
. Se puede resumir es estado en:
Para V
i
= 0 => V
o
=V
DD
e i
D
= 0 en situacin estacionaria.
B) V
i
= V
DD
:
El comportamiento en para este valor de la tensin de entrada es el dual que en el caso
(A), intercambiando el estado de los transistores NMOS y PMOS. As, se cumplir que: V
SGp
=0,
Fig. 4.25 Tecnologa CMOS. Transistores NMOS y PMOS (a). Inversor CMOS (b).
(a)
(b)
MN
V
DD
V
o
V
i
MP
NMOS PMOS
V
i
v
GSn
v
DD
v
SGp
= =
V
DD
v
GSn
v
SGp
+ =
i
Dn
i
Dp
=
TEMA 4: EL TRANSISTOR MOSFET
4-21
y MP est en corte, i
Dp
=0, y que v
GSn
=V
DD
, con lo que MN est conduciendo. La situacin de
la polarizacin de MN se ilustra en la Fig. 4.26 (b), en la que el punto B es el punto solucin del
circuito. La tensin de salida en este caso es V
o
=0. Para V
i
= V
DD
, V
o
=0 e i
D
= 0 en situacin
estacionaria.
De este modo, mediante los casos (A) y (B) hemos recorrido los puntos extremos de la
caracterstica de un inversor, y se demuestra que este circuito es capaz de implementar dicha
funcionalidad. La caracterstica de transferencia completa se muestra en la Fig. 4.27. Para
obtenerla es necesario modificar los valores de V
i
entre 0 y V
DD
, y analizar la ruta que sigue V
o
en base al estado de los transistores para cada una de las tensiones de entrada.
En ella, se distinguen las siguientes regiones de operacin:
REGION I: MN OFF MP OHMICA
REGION II: MN SATURACION MP OHMICA
REGION III: MN SATURACION MP SATURACION
REGION IV: MN OHMICA MP SATURACION
REGION V: MN OHMICA MP OFF
La determinacin de la caracterstica de transferencia requiere la definicin de las
regiones de operacin para ambos transistores en funcin de la tensin de entrada y la posterior
resolucin de las ecuaciones correspondientes del circuito.
Fig. 4.26 Polarizacin del PMOS y NMOS.
(a) (b)
v
DSp
I
Dp
A
v
DSn
I
Dn
B
Vi = Vi =
Fig. 4.27 Caracterstica de transferencia de un inversor CMOS.
V
i
V
o
I II
III
IV
V
TEMA 4: EL TRANSISTOR MOSFET
4-22
4.5 EL MOSFET COMO AMPLIFICADOR.
El funcionamiento del transistor MOS como amplificador est asociado al concepto de
recta de carga y de polarizacin en un determinado punto de trabajo. Se supone el circuito de la
Fig. 4.28, en el que aparece una resistencia de carga, R
D
. La tensin de entrada V
i
es aplicada
directamente a la puerta del transistor, de modo que v
GS
= V
I
. Adems, V
DD
= i
D
.R
D
+ v
DS
representa la recta de carga en el plano i
D
,v
DS
, que incluye a todos los puntos solucin del
circuito, en funcin del valor de V
i
. El punto de trabajo queda definido por v
GS
(V
i
) (Fig. 4.29)
Como se ha visto anteriormente, a partir de los puntos de la recta de carga se puede
obtener la caracterstica de transferencia de un circuito inversor, pero tambin se puede hacer
funciona a este circuito como amplificador de seal. Para ello, la polarizacin ha de hacerse en
la regin de saturacin. El anlisis como amplificador requiere que, una vez se ha realizado la
polarizacin del transistor (Q), se linealice el comportamiento en un entorno reducido de dicho
punto. Para ello se substituye el MOS por su modelo en pequea seal.
Modelo en pequea seal de un NMOS (esttica).
Para obtener el modelo en pequea seal del transistor MOS se parte de las ecuaciones
i
D
=(v
GS
,v
DS
), en este caso, para la regin de saturacin,
Fig. 4.28 Circuito amplificador.
v
i
V
I
M1
V
DD
R
D
V
o
V
i
Fig. 4.29 Recta de carga (a) y Polarizacin de M1 (b).
v
DS
[V]
i
DS
SAT
OHM
Q
V
I
M1
V
DD
R
D
V
o
V
i
(b)
(a)
TEMA 4: EL TRANSISTOR MOSFET
4-23
(4.26)
y las deriva:
(4.27)
Para el clculo de la conductancia (resistencia de salida) se utiliza la expresin (4.8),
(4.28)
Obtenindose el circuito equivalente de la Fig. 4.30. En el que la g
m
es proporcional a (v
GS
-V
T
)
en el punto de operacin. La puerta se encuentra aislada y se comporta como una fuente de
intensidad controlada por tensin.
Para un transistor NMOS con k
n
.W/L =0.1mA/V
2
, y =0.01V
-1
, los valores obtenidos para
el modelo en pequea seal en saturacin, correspondientes a las ecuaciones (4.27) y (4.28) son:
g
m
=223.6A/V y g
ds
=10
-5

-1
, respectivamente.
4.6 MODELADO DINAMICO DEL MOSFET.
Al igual que en los transistores bipolares, la existencias de condensadores parsitos en la
estructura MOS origina el retraso en la respuesta del mismo cuando es excitado por una seal
de tensin o intensidad externa. La carga/descarga de los condensadores parsitos requiere un
determinado tiempo, que determina la capacidad de respuesta de los MOSFET a una excitacin.
En la estructura y funcionamiento de estos transistores se localizan dos grupos de capacidades:
1) Las capacidades asociadas a las uniones PN de las reas de drenador y fuente. Son no
i
D
k
n
2
-----
W
L
----- v
GS
V
Tn
( )
2
=
i
D

v
GS

-----------
Q
k
n
W
L
----- v
GS
V
Tn
( ) 2k
n
W
L
-----i
D
g
m
= = =
i
D

v
DS

-----------
Q
I
DS

1 V
DS
+ ( )
-------------------------------- I
DS
g
ds
= =
Fig. 4.30 Modelo en pequea seal de un MOSFET.
g d
s
i
s
i
d
i
g
v
gs
-
+
g
m
.v
gs g
ds
TEMA 4: EL TRANSISTOR MOSFET
4-24
lineales con las tensiones de las uniones. Se denominan Capacidades de Unin.
2) Las capacidades relacionadas con la estructura MOS. Estn asociadas principalmente a
la carga del canal (iones o cargas libres) y varan notoriamente en funcin de la regin
de operacin del transistor, de modo que no es posible, en general, considerar un valor
constante de las mismas. Se denominan Capacidades de Puerta.
De ellas, las capacidades de puerta suelen ser ms significativas, y dentro de ellas, la capacidad
de puerta fuente (C
gs
) y de drenador-fuente (C
gd
) son en general las dominantes.
El anlisis dinmico de comportamiento de un transistor MOS es necesario realizarlo en
dos contextos: 1) en el anlisis de circuitos en PEQUEA SEAL, donde adems del modelo
esttico del MOS, se incluyen las capacidades parsitas. Es propio del comportamiento lineal
del MOSFET, como por ejemplo en amplificacin. 2) En el anlisis de circuitos en GRAN
SEAL, donde se analiza la conmutacin entre estados lgicos del transistor. En este caso, es
necesario incorporar las capacidades parsitas al anlisis de las diferentes regiones de operacin
que recorren los transistores (ruta dinmica) de estos circuitos. En el circuito de la Fig. 4.31 se
muestra un inversor CMOS con una capacidad de carga C
L
. Se supone que C
L
incluye tanto la
capacidad de carga del circuito como las capacidades parsitas ms importantes del mismo. La
existencia de esta capacidad limita el tiempo mnimo necesario para realizar transiciones entre
estados lgicos estables: cero y uno.
As, cuando se pasa de cero a uno en la entrada (0 a V
DD
) la salida no cambia instantneamente
de uno a cero (V
DD
a 0), sino que emplea un cierto tiempo. Se puede suponer, para clculos
simplificados, que MP adquiere instantneamente su estado final (CORTE), de forma que el
transitorio a analizar contemplara el circuito de la Fig. 4.32(a), con el transistor MN pasando
de corte a saturacin y hmica, hasta que alcance la tensin 0 de salida. Durante este proceso se
MN
V
DD
V
o
V
i
MP
Fig. 4.31 Inversor CMOS con carga capacitiva
C
L
TEMA 4: EL TRANSISTOR MOSFET
4-25
descarga el condensador C
L
. Algo simular puede suponerse para la transicin de uno a cero en
la entrada. Si suponemos que MN se corta instantneamente, el circuito de la Fig. 4.32(b) refleja
la carga del condensador C
L
a travs de MP, que pasa de corte a saturacin y finalmente a
hmica. Los tiempos empleados en ambos transiciones limitan la velocidad de conmutacin del
inversor CMOS.
4.7 BIBLIOGRAFIA.
[SEDR91] A. S. Sedra and K. C. Smith: Microelectronic Circuits. Saunders Collegue
Publishing, Third Edition. 1991.
[GHAU87] Ghausi, M.S.: Circuitos electrnicos discretos e integrados. Nueva editorial
Interamericana, 1987.
[SCHI93] Schilling, D.L. and Belove.: Circuitos electrnicos discretos e integrados. 3
a
edicin, McGraw-Hill, 1993.
Fig. 4.32 Circuitos equivalentes durante la conmutacin en la entrada: (a) 0 a 1 (b) 1 a 0.
MN
V
o
V
i
C
L
V
DD
V
o
V
i
MP
C
L
(a)
(b)
0
V
DD