ACTIVIDAD: A6

Memorias Internas
Clase: Arquitectura de Computadoras
Memoria principal semiconductora

Organización
Todas las celdas de memoria semiconductora comparten ciertas propiedades: :

·Presentan dos estados estables, que pueden emplearse el 1 y el 0 binarios.

·Puede escribirse en ellas para fijar su estado.

·Pueden leerse para detectar su estado.

DRAM Y SRAM
¿Qué es una memoria RAM?
LA memoria RAM o Random Access Memory (memoria de acceso aleatorio) es un componente que
forma parte del ecosistema de hardware y que tiene como mayor finalidad crear un puente entre el
sistema operativo, software, procesador y otros dispositivos para que estos intercambien información
entre ellos.

¿Cuales son las dos variantes de las memorias RAM?

RAM dinámica (DRAM)

RAM estática (SRAM)

RAM dinámica
DRAM
Está hecha de celdas que almacenan los datos como
cargas eléctricas en condensadores, requieren refrescos
periódicos para mantener memorizados los datos. El
termino dinámica hace referencia a esta tendencia a
que la carga almacenada se pierda, incluso
manteniéndola siempre alimentada.
RAM estática
SRAM
Es un dispositivo digital, basado en los mismos
elementos que se usan en el procesador. Los
valores binarios se almacenan utilizando
configuraciones de puertas que forman biestables
(flip-flops). Biestables es la forma más sencilla de
un circuito secuencial. La RAM estática retendrá
sus datos en tanto se mantenga alimentada.
 Tipos de ROM
¿Qué es una memoria ROM?

PROM EPROM
Acrónimo de Programmable Read–Only

Memory (Memoria de Sólo Lectura Acrónimo de Erasable Programmable Read–Only Memory

Programable), es de tipo digital y puede ser (Memoria de Sólo Lectura Borrable y Programable) es una

programada una única vez, ya que cada forma de memoria PROM que puede borrarse al exponerse a

unidad de memoria depende de un fusible luz ultravioleta o altos niveles de voltaje, borrando la

que se quema al hacerlo. información contenida y permitiendo su remplazo.

EEPROM
Acrónimo de Electrically Erasable Programmable Read-Only Memory (Memoria de Sólo Lectura Borrable
y Programable Eléctricamente) es una variante del EPROM que no requiere rayos ultravioleta y puede
reprogramarse en el propio circuito, pudiendo acceder a los bits de información de manera individual y no
en conjunto.

Memorias flash
Denominadas así por la velocidad con la que puede reprogramarse, introducidas a mediados de los 1980, se
encuentran en coste y en funcionalidad, entre las EPROM y las EEPROM. Al igual que las EEPROM, las
memorias flash utilizan una tecnología de borrado eléctrico, puede borrarse entera en uno o unos cuantos
segundos, mucho más rápido que las EPROM. No permiten borrar a nivel de bytes.
 LÓGICA DEL CHIP

Como otros circuitos integrados, las memorias semiconductoras vienen en chips

encapsulados, Cada chip contiene una matriz de celdas de memoria.

Uno de los aspectos fundamentales de diseño es el número de bits de datos que pueden ser
leídos/escritos a la vez
 ENCAPSULADO DE LOS CHIPS
¿Qué es el encapsulamiento?
Es el proceso de colocar un pequeño ingrediente, sólido o líquido, en una cubierta o
recubrimiento

Los encapsulamientos más comunes son:

Pin grid array(matriz de rejilla de pines) Quad Flat Package(encapsulado cuadrado plano)
Low-profile Quad Flat Package(encapsulado cuadrado plano de perfil bajo)

Plastic leaded chip carrier(Portador de virutas de plástico con plomo)

 Corrección de errores
Como pueden clasificarse los errores a los que esta
sujeta la memoria semiconductora:

Fallos permanentes (hard) Errores transitorios u ocasionales (soft).

Un fallo permanente corresponde a un defecto físico, Un error transitorio es un evento aleatorio no destructivo que
de tal modo que la celda o celdas de memoria altera el contenido de una o más celdas de almacenamiento,
afectadas no pueden almacenar datos de manera sin dañar a la memoria
segura, quedándose ancladas a cero o a uno, o

conmutando erróneamente entre cero y uno

 Los errores, tanto permanentes como transitorios, no son nada deseables, y la mayoría de los

sistemas de memoria modernos incluyen lógica para detectar y corregir errores.

Se utiliza el código para detectar errores, y puede que incluso corregirlos.

Pero ¿ Qué es un codigo corrector de errores?

Es un código se caracteriza por el número

de bits de error de una palabra que puede

corregir y detectar. Estos se refieren a los

errores de transmisión en las líneas

Y con el codigo detector de errores se produce una comparación ña cual produce uno de
tres resultados posibles:
No se detectan errores. Los bits de datos captados se envían al exterior.

Se detecta un error y es posible corregirlo. Se dan a un corrector los bits de datos más los bits de corrección de error, lo que
produce un conjunto corregido de M bits a ser enviados fuera.

Se detecta un error, pero no es posible corregirlo. Se informa de esta situación.

Organización avanzada de memorias DRAM

DRAM Sincronica
Una de las formas de DRAM más ampliamente usadas es la DRAM síncrona (SDRAM) . A diferencia de las DRAM
tradicionales, que son asíncronas, la SDRAM intercambia datos con el procesador de forma sincronizada con una
señal de reloj externa, funcionando a la velocidad tope del bus procesador/memoria, sin imponer estados de espera.

DRAM CACHES
La DRAM Cachés (CDRAM), desarrollada por Mitsubishi [HIDA90, ZHAN01], integra una pequeña caché SRAM

(de 16 Kb) en un chip normal de DRAM.

DRAM RAMBUS
La RDRAM, desarrollada por Rambus [FARM92, CRIS97], ha sido adoptada por Intel para sus procesadores

Pentium e Itanium. Se ha convertido en la principal competidora de la SDRAM. Los chips RDRAM tienen
encapsulados verticales, con todos los terminales en un lateral. El chip intercambia datos con el procesador por
medio de 28 hilos de menos de doce centímetros de longitud. El bus puede direccionar hasta 320 chips de RDRAM y
a razón de 1,6 GBps.

DDR SDRAM
La SDRAM está limitada por el hecho de que puede enviar datos al procesador solo una vez por ciclo de reloj del
bus. Una nueva versión de SDRAM, denominada SDRAM de doble velocidad de datos (DDR-SDRAM), puede

enviar datos dos veces cada ciclo de reloj, una coincidiendo con el flanco de subida del pulso de reloj y otra
coincidiendo con el flanco de bajada.
Muchas gracias por su atención